实验十寄存器及寄存器堆设计

pbdebounce p8(clk,btn_in[8],btn_out[8]);
pbdebounce p9(clk,btn_in[9],btn_out[9]); pbdebounce p10(clk,btn_in[10],btn_out[10]);//主扳上按健作为reg写入的CLK pbdebounce p11(clk,btn_in[11],btn_out[11]);//主扳上按健作为reg读出的CLK
D0
D1
D2
D3
D4
D5
D6
D7
寄存器及寄存器堆设计
2016/3/16
5
clear
Q R
Q0
Q S R Q
Q1
Q S R Q
Q2
Q S R Q
Q3
Q S R Q
Q4
Q S R Q
Q5
Q S R Q
Q6
Q S R Q
Q7
Q
S
Cp
Cp
Cp
Cp
Cp
Cp
C
D
D
D
clk
D0
D1
D2
D3
D4
D5
寄存器及寄存器堆设计
clear, Q );
clk); D[0], D[1], D[2], D[3], D[4], D[5], D[6], D[7],
cr, cr, cr, cr, cr, cr, cr, cr,
S, S, S, S, S, S, S, S,
Q[0], Q[1], Q[2], Q[3], Q[4], Q[5], Q[6], Q[7],
实验材料
无
寄存器及寄存器堆设计
2016/3/16
3
实现含由16个16位寄存器构成的寄存器堆，要求： 支持寄存器地址选择 支持写入任意16位值 支持读取寄存器的值
加入到多功能计算器中。
寄存器及寄存器堆设计
2016/3/16
4
寄存器是计算机常用的基本器件
1 、由同一信号控制的一组相互并联的触发器构成
Data out
Data in
寄存器及寄存器堆设计
m bits bus
D
Register n-1 Q
2016/3/16
8
module register_file(clk, cr, Address, Di, Do); // ... initial CE <= 0; assign SEL = Address; assign Y = ~Yi; assign CLK = {8{clk}} && Y; register_32 rr0(CLK[0], Di, cr, Do0 ); register_32 rr1(CLK[1], Di, cr, Do1 ); register_32 rr2(CLK[2], Di, cr, Do2 ); register_32 rr3(CLK[3], Di, cr, Do3 ); register_32 rr4(CLK[4], Di, cr, Do4 ); register_32 rr5(CLK[5], Di, cr, Do5 ); register_32 rr6(CLK[6], Di, cr, Do6 ); register_32 rr7(CLK[7], Di, cr, Do7 ); decode_3_8 d(Address[2], Address[1], Address[0], CE, Yi); MUX_8_1 mux(SEL, Do0, Do1, Do2, Do3, Do4, Do5, Do6, Do7, Do); endmodule
module register_32(cl, Di, cr, Dot); // ... BUFG cck(cck,cl); always @(posedge cl) Dot <= (!cr) ? 0 : Di; endmodule
寄存器及寄存器堆设计
2016/3/16
9
实现含由16个16位寄存器构成的寄存器堆，要求： 支持寄存器地址选择 支持写入任意16位值 支持读取任意寄存器的值
Qbar[0]), Qbar[1]), Qbar[2]), Qbar[3]), Qbar[4]), Qbar[5]), Qbar[6]), Qbar[7]);
2016/3/16 6
• 锁存器由多个一位锁存器/触发器并联构成
一般采用电平控制锁存：
高电平时置入数据
低电平时锁存数据，并指示数据稳定 带使能端的RS触发器实现的锁存器
• 寄存器组是多个寄存器组成的集合
寄存器写：寄存器地址→变量译码器
寄存器读：寄存器地址→数据选择器
write clk C 0 1 D C D Register 0 Q
address log2 n
变 量 译 码 器
n-2 n-1
Register 1
Q
C D C
Register n-2 Q
数 据 选 择 器
寄存器及寄存器堆设计
置入
锁存
Q[0], Q[1], Q[2], Q[3], Q[4], Q[5], Q[6], Q[7],
Qbar[0]), Qbar[1]), Qbar[2]), Qbar[3]), Qbar[4]), Qbar[5]), Qbar[6]), Qbar[7]);
2016/3/16 7
2016/3/16
16
display m0(clk, display_num,anode[3:0], segment[7:0]); //display module display32bits m1(clk,display_num32b,anode[11:4],segment[15:8]); calculate_result m2(switch,op1, op2, result); //calculate result counter_1s m3(clk, clk_1s); //1秒程序自己编写 couter_16reversible m4(clk_1s&btn_out[8],switch[4],cnt,Rc);
逻辑与计算机设计基础实验
10
2015~2016秋冬 浙江大学计算机学院实验教学中心
掌握寄存器、锁存器的工作原理及设计方法 掌握寄存器堆的工作原理及设计方法 了解计算机中寄存器及寄存器堆的概念
寄存器及寄存器堆设计
2016/3/16
2
实验设备
装有ISE的计算机系统 Spartan III 实验板 1台 1套
regfile m7(btn_out[10],btn_out[11],switch[13:10], op2, data_out); always @(posedge btn_out[0]) op1[ 3: 0] <= op1[ 3: 0] + 4'd1; always @(posedge btn_out[1]) op1[ 7: 4] <= op1[ 7: 4] + 4'd1; always @(posedge btn_out[2]) op1[ 11: 8] <= op1[ 11: 8] + 4'd1; always @(posedge btn_out[3]) op1[ 15: 12]<= op1[15: 12] + 4'd1;
2010-12-12 13
移位寄存器设计与应用
引脚分配(2)及操作说明
类 引脚 型 btn[0] btn[1] 输 btn[2] 入 btn[3] 取值 含义
btn[0]=1（主板按健） 为计数分频器的脉冲的计数控制开关
CLK上升沿
CLK上升沿
作为移位寄存器打入脉冲
作为16个寄存器的写入脉冲 作为16个寄存器的读出脉冲 修改操作数A(扩展板上) 修改操作数B(扩展板上) 运算结果显示16位数字在Spartan-3板上的 4个七段数码
增加到多功能计算器中。
寄存器及寄存器堆设计
2016/3/16
10
寄存器及寄存器堆设计
2016/3/16
11
引脚分配(1)及操作说明
类型 引脚 输入 sw[3:0] 取值 Sw[0]=1 Sw[1]=1 Sw[2]=1 Sw[3]=1 sw[4]=1 sw[5：4] sw[4]=0 sw[5]=0/1 SW[7:6]=00 SW[7:6]=01 SW[7：6] SW[7:6]=10 SW[7:6]=11 switch[7]=0 扩展板 switch[7]=1 switch[6]=0/1 扩展板 扩展板 switch[3：0] 含义 做加法操作 做减法操作 做与操作 做或操作 正向计数 反向计数 显示操作数A和B/显示时钟。 显示运算结果。 显示计数器结果 显示并行置数/串行移位结果。 显示寄存器内容。 控制串并 控制并行 作为串行输入数据0/1。 作为16个寄存器的地址选择。
1 、设置好要读出的操作数地址。通过 switch[3:0]来设置.
2 、按btn[2]产生一个CLK信号将操作数读出显示到主板上的数码管 。 注： switch[5]=0，显示操作数A和B 通过按健修改操作数B作为寄存器输入数据 switch[7:6]=11，显示寄存器读出的内容。
寄存器及寄存器堆设计
module //... assign assign assign RS_CE lock(lock, D, clear, Q); cr = {8{clear}} | (~D); Din = D & (~{8{clear}}); lock1 = lock | clear; R0(lock1, cr[0], Din[0], R1(lock1, cr[1], Din[1], R2(lock1, cr[2], Din[2], R3(lock1, cr[3], Din[3], R4(lock1, cr[4], Din[4], R5(lock1, cr[5], Din[5], R6(lock1, cr[6], Din[6], R7(lock1, cr[7], Din[7], endmodule