基于ARM和FPGA的高速数据采集卡的设计与实现 (1)

清华大学

硕士毕业论文报告

课程名称：嵌入式系统课程设计专业班级：应用电子技术09201班学生姓名：**

指导教师：***

完成时间：2011年12月26日报告成绩：

目录

第一章系统设计方案和主要器件选型 (2)

1.1 系统设计方案 (2)

1.2 ADC芯片选型 (2)

1.3 DA芯片选型 (2)

1.4 FPGA芯片选型 (3)

1.5 主控CPU选型 (3)

第二章数据采集与触发电路设计 (4)

2.1 前端采集电路设计 (4)

2.2 触发电路与触发控制 (5)

2.3 SDRAM控制器设计 (6)

第三章各芯片间的数据传输与处理 (7)

3.1 采集卡各芯片速度等级的划分和数据流向 (7)

3.2 ARM与FPGA通信 (7)

3.3 数据的模拟输出 (8)

第四章设计总结 (13)

参考文献 (13)

附录1 ARM外围电路 (14)

附录2 FPGA外围电路 (15)

附录3 ARM读取显示程序 (20)

第一章系统设计方案和主要器件选型

1.1 系统设计方案

整个系统是由前端模拟通道、触发电路、FPGA数据采集预处理、数据模拟输出和ARM数据处理显示五部分组成。FPGA数据采集预处理分为A/D数据采集、触发控制、帧控制、SDRAM控制器和ARM数据交换五个部分，模拟数据经过A/D装换后在FPGA中缓冲，缓冲之后使用触发控制将采集到的数据分成512个数据点组成的数据帧，数据按照帧的顺序传输，经过SDRAM存储后，通过ARM与FPGA中的共享存储区传输给ARM。具体的数据采集系统的硬件结构图如下图2-1所示：

图2-1 数据采集卡硬件结构图

1.2 ADC芯片选型

A/D转换器是整个采集系统的核心，系统前端模拟电压调理电路、FPGA数据采集和后端的采集控制部分都与A/D直接相关，A/D芯片的选择不但关系到系统设计的性能，而且直接决定了整板设计的难度。

1.3 DA芯片选型

为了输出高性能的模拟信号，DAC采用采样率高达175M的高速DAC。AD970X系列DAC针对低功耗特性进行了优化，同时仍保持出色的动态性能，适合用于手持便携式仪器等需要有效地合成宽带信号的场合。AD9707 精度高达14位，采样率为175MSPS，内部集成边沿触发式输入锁存器，1V温度补偿带隙基准电压源和自校准功能，使AD9707能提供真14位INL与DNL性能。

1.4 FPGA芯片选型

在现代采集系统中FPGA往往被用做通信系统的中枢，负责了大量的数据采集和前期处理和控制工作，FPGA作为系统的中间级主芯片承担着承前启后的重大任务。

1.4.1 FPGA的特点及选型

常见的FPGA一般由六部分组成，分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。

1.4.2 FPGA的设计步骤

1.电路设计与输入

2.功能仿真

3.综合优化

4.综合后仿真

5.实现与布局布线

6.时序仿真和验证

7.板级仿真与验证8.调试与加载配置

1.4.3 FPGA核心电路设计

FPGA各系列的最小系统板的单元组成基本相同，仅具体电路中存在着差异。一般可以把其组成分为七部分：FPGA主芯片、PROM存储芯片、电源电路、全局时钟发生电路、JTAG接口电路、下载模式选择电路和接口引出插针。以该最小系统板作为控制核心，外加所需的接口电路就可以实现各种设计。

1.5 主控CPU选型

主控CPU相当与人的心脏，整个系统运行的快慢与它有直接关系，常见的嵌入式处理器有单片机、ARM、DSP等，它们都有各自的特点，运用的场合各有不同，设计的难度也不一样。主控CPU的选择是一个综合的过程，在选择时它必须有以下特点：

1.CPU运算速度快，不能拖慢整个系统采集的效率。

2.CPU内嵌LCD控制器可以驱动TFT-LCD，利于降低系统设计难度。

3.所选处理器比较常见，在其他设计中有广泛应用，便于代码移植，简化设计。

4.基于此CPU的开发板购买方便，价格便宜，代码丰富。

第二章数据采集与触发电路设计

2.1 前端采集电路设计

2.1.1 AD前端调理电路

前端调理电路目的就是将被测信号调理到AD9480模拟输入的电压范围。被测信号经过前端阻抗变换网络之后，进入后级运算放大器，后级选择高阻抗低噪声运算放大器ADA4817，输入阻抗高达500GΩ。

下图2-1为AD8351单端转差分的典型电路：

图2-1 AD8351单端转差分的典型电路

下图2-2为AD9480功能模块图:

图2-2 AD9480功能模块图

2.1.2 FPGA 数据采集

设计中使用FPGA 内部的RAM 来缓冲AD 输出的数据，EP3C25内部的RAM 资源总共有608Kbits ，使用这些内部的RAM 作为数据缓冲单元，既可以节约成本，又可以提高硬件采集的性能。使用FPGA 内部的RAM 资源，设计中可以非常容易的构建前端数据缓冲所需要的双口RAM 或者FIFO 。 下图2-3为典型的双口RAM 模块图。

2-3 典型的双口RAM 模块图

2.2 触发电路与触发控制

为了保证采集数据的稳定，一般的数据采集系统中都会有触发电路，它能提供了一个稳定的触发相位点，使得重构的波形能够在上位机的显示屏上稳定显示，还保证我们能观测的感兴趣的波形。

2.2.1 触发分析

触发的目的是同步，触发的过程是比较。

图2-4 基本的触发结构图

AD

模拟输入

模拟触发信号

模拟比较器

数字比较器

外部触发信号

量化

数字触发信号

触发控制

内触发信号

FPGA

帧控制