数字时钟设计原理

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数字时钟设计——原理图

一.实验目的

设计一个多功能数字中电路,基本功能为:①准确计时,以数字形式显示分、秒的时间;②分和秒的计时要求为60进位;③校正时间。

二.设计框图和工作原理

1s

由振荡器产生高稳定的高频脉冲信号,作为数字钟的时间基准(系统时钟),再经分频器输出标准秒脉冲信号。秒计数器计满60后向分计数器进位,分计数器计满60后重新开始计时。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校分。

三.设计方案

1.振荡器的设计

振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。一般来说,振荡器的频率越高,计时精度越高。

在这里我们选用由集成电路定时器555与RC 组成的多谐振荡器。这里选用555构成的多谐振荡器,输出振荡频率v0=1KHz 的脉冲,电路参数如下图所示。

分显示器 秒显示器

时译码器 秒译码器

分计数器 秒计数器 校时电路 分频器

振荡器

2.分频器的设计

选用3片中规模集成电路计数器74LS90可以完成分频功能。因为每片为1/10分频,3片级联则可获得所需要的频率信号,即第1片的Q3端输出频率为100HZ,第2片的Q3端输出为10Hz,第3片的Q3端输出为1Hz。分频电路如下图所示:

3.分秒计数器的设计

分和秒计数器都是模M=60的计数器,其计数规律为:00-01-…

-58-59-00…选74LS92作十位计数器,74LS90作个位计数器。再将它们级联组成模数M=60的计数器。分秒计数电路如下:

74LS90的原理图如下:

74LS92的原理图如下:

4.校时电路的设计

当数字钟接通电源或者计时出现误差时,需要校正时间(或称校时)。校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单,这里只进行分钟的校时,当按键按下后与非门U4D的4号引脚输入低电平,与非门U4A的8号引脚输出一个下降沿脉冲,触发分计数器计数,从而实现校分功能。下图为校分电路:

5.显示电路的设计

采用三块74LS48芯片,分别将分十位、个位,秒十位的计数器输出译码,

然后经数码管显示,秒个位计数器74LS90的Q0端直接接一个发光二极管,用闪烁表示。

6.原理图

四.结果分析

电容起滤波作用,电容大小不够就不能就好的消除按键的抖动现象。

相关文档
最新文档