第8章_单片机
合集下载
单片机应用技术课件第八章
间隙任意 接 收 10100100 设 备
1 0 10100100 1 0 11100110 1
发 送 0 11100110 设 备
串行异步通信特点：
1、数据按帧传输，一帧数据包含起始位、数据位、校验位 和停止位。
2、不要求收发双方时钟的严格一致，实现容易，设备开销 较小。
3、依靠起始位、停止位保持通信同步。
第8章 通用串行通信接口USCI
1、内容 ① 串行异步通信概述 ② USCI模块功能 ③ USCI模块操作- UART模式 ④ USCI_A UART模式寄存器 ⑤ 习题 2、要求 ① 掌握串行异步通信基本概念。 ② 掌握USCI模块初始化的方法。 ③ 掌握低频模式和过采样模式下波特 率设置方法。 ④ 掌握查询方式和中断方式下数据收 发方法。
全双工制式（Full Duplex）：通信双方均有发送
器和接收器，且信道划分为发送信道和接收信 道， 通信 双方可同时发送和接收数据，发送时 能接收，接收时也能发送。
2 USCI模块功能 USCI supports multiple serial communication modes with one hardware module. Different USCI modules support different modes. Each different USCI module is named with a different letter. If more than one identical USCI module is implemented on one device, those modules are named with incrementing numbers. USCI_Ax modules support: UART(UART-Universal Asynchronous Receiver-Transmitter) mode Pulse shaping for IrDA communications Automatic baud-rate detection for LIN communications SPI mode In asynchronous mode, the USCI_Ax modules connect the device to an external system via two external pins, UCAxRXD and UCAxTXD. UART mode is selected when the UCSYNC bit is cleared. UART mode features include: 7- or 8-bit data with odd, even, or non-parity Independent transmit and receive shift registers Separate transmit and receive buffer registers LSB-first or MSB-first data transmit and receive Built-in idle-line and address-bit communication protocols for multiprocessor systems Receiver start-edge detection for auto wake up from LPMx modes Programmable baud rate with modulation for fractional baud-rate support Status flags for error detection and suppression Status flags for address detection Independent interrupt capability for receive and transmit
第8章 单片机典型外围接口技术
第8章 单片机典型外围接口技术 章
转换结束信号EOC根据不同的方式和单片机的连结方式 转换结束信号EOC根据不同的方式和单片机的连结方式 EOC 不同： 不同： 采用延时方式 EOC悬空， EOC悬空，在启动转换后延时 悬空 100 µs，再读转换结果； ，再读转换结果； 采用查询方式，可将EOC接并行口(P1或P3)的 采用查询方式，可将EOC接并行口(P1或P3)的 EOC接并行口(P1 某线，检测EOC变高后，再读入转换结果。 某线，检测EOC变高后，再读入转换结果。 EOC变高后 采用中断方式，可将EOC经非门反相接到单片机的 采用中断方式，可将EOC经非门反相接到单片机的 EOC 中断请求端，一旦转换完成EOC变为高电平， 中断请求端，一旦转换完成EOC变为高电平，向 EOC变为高电平 8XX51提出中断请求， 8XX51提出中断请求，进入中断服务后读入转换 提出中断请求 结果。如图10.12是一个中断方式的接口电路。 结果。如图10.12是一个中断方式的接口电路。 10.12是一个中断方式的接口电路
1.
逐次逼近型并行输出Ａ／Ｄ转换 器及接口 ADC0809 A/D转换器芯片
所示为ADC0809的引脚图及内部逻辑结 图9-27所示为 所示为 的引脚图及内部逻辑结 构图。 构图。 它由8路模拟开关 路模拟开关、 位 ／Ｄ转换器、 ／Ｄ转换器 它由 路模拟开关、8位A／Ｄ转换器、三态输 出锁存器以及地址锁存译码器等组成。 出锁存器以及地址锁存译码器等组成。
第8章 单片机典型外围接口技术 章
A/D转换器的主要技术指标有 转换器的主要技术指标有： 转换器的主要技术指标有 ①分辨率 输出数字量变化一个相邻数码所需输入模拟电压的 变化量。通常用位数表示, 位的A/D转换器 分辨率为满 转换器, 变化量。通常用位数表示 对n位的 位的 转换器 刻度电压的1/2 刻度电压的 n。 指一个实际的A/D转换器量化值与一个理想的 ②转换误差 指一个实际的 转换器量化值与一个理想的 A/D转换器量化值之间的最大偏差，通常以最低有效位的倍 转换器量化值之间的最大偏差， 转换器量化值之间的最大偏差 数给出。转换误差和分辨率一起共同描述A/D转换器的转换 数给出。转换误差和分辨率一起共同描述A/D转换器的转换 精度。值得一提的是， 精度。值得一提的是，转换误差或转换精度的概念在国内外 不同的参考文献上含义或形式可能会有所不一样， 不同的参考文献上含义或形式可能会有所不一样，读者在阅 读时应该注意类别区别。 读时应该注意类别区别。 ③转换时间与转换速率 A/D转换器完成一次转换所需要的时 转换器完成一次转换所需要的时 间为A/D的转换时间。转换时间的倒数为转换速率，即1秒 的转换时间。 间为 的转换时间 转换时间的倒数为转换速率， 秒 种完成转换的次数。 种完成转换的次数
单片机 第八章 习题参考答案
第八章习题参考答案一、填空题1、MCS-51外扩ROM、RAM或I/O时，它的地址总线是 P0、P2 口。
2、12根地址线可寻址 4 KB存储单元。
3、微机与外设间传送数据有程序传送、中断传送和 DMA传送三种传送方式。
4、 74LS138是具有3个输入的译码器芯片，其输出作为片选信号时，最多可以选中 8 块芯片。
5、74LS273通常用来作简单输出接口扩展；而74LS244则常用来作简单输入接口扩展。
6、并行扩展存储器，产生片选信号的方式有线选法和译码法两种。
7、在存储器扩展中，无论是线选法还是译码法，最终都是为了扩展芯片的片选端提供信号。
8、起止范围为0000H-3FFFH的存储器的容量是 16 KB。
9、11根地址线可选 2KB 个存储单元，16KB存储单元需要 14 根地址线。
10、32KB RAM存储器的首地址若为2000H，则末地址为 9FFF H。
11、假定一个存储器有4096个存储单元，其首地址为0，则末地址为 0FFFH 。
12、除地线公用外，6根地址线可选 64 个地址，11根地址线可选 2048 个地址。
13、单片机扩展的内容有程序存储器扩展、数据存储器扩展及 I/O口的扩展等。
二、选择题1、当8031外扩程序存储器8KB时，需使用EPROM2716（ C ）A、 2片B、 3片C、 4片D、 5片2、某种存储器芯片是8KB*4/片，那么它的地址线根数是（ C ）A、 11根B、 12根C、 13根D、 14根3、 74LS138芯片是（ B ）A、驱动器B、译码器C、锁存器 D、编码器4、 MCS-51外扩ROM、RAM和I/O口时，它的数据总线是（ A ）A、 P0B、 P1C、 P2D、P35、6264芯片是（ B ）A、 E2PROMB、 RAMC、 Flash ROMD、EPROM6、一个EPROM的地址有A0----A11引脚，它的容量为（ B ）。
A、2KBB、4KBC、11KBD、12KB7、单片机要扩展一片EPROM2764需占用（ C ）条P2口线。
单片机-第8章 单片机的并行接口
1．8155的内部结构
图8-1 8155的内部结构
8155芯片各组成部分的作用：
双向数据总线缓冲器：用于缓冲存储单 片机与8155的RAM之间的读/写数据。 地址锁存器：用于锁存单片机送给8155 的端口地址或RAM单元地址。 地址译码器：用于对地址锁存器送来的 低3位地址进行译码，根据译码输出，选择 命令/状态寄存器、定时器/计数器或A、B 和C 3个I/O寄存器中的某一个工作。
命令寄存器和状态寄存器：命令寄存器存放 单片机送来的命令字，只能写入；状态寄存器 存放8155的状态字，只能读出。 定时器/计数器：是一个二进制14位的减法 计数器。计数器初值由单片机送入，由TIMER IN引脚上输入的脉冲实现减1计数控制，并根据 不同的计数输出方式从TIMER OUT引脚输出相 应的波形。作为定时器使用时，TIMER IN引脚 应输入频率恒定的周期脉冲。
读写控制器：根据和线上的信号，控制 单片机与8155之间所传信息的 读写。
RAM存储器：容量为256字节，用于存 放实时数据。存储器存储单元地址由地址 锁存器指定。
I/O寄存器：A、B和C 3个端口各有一 个I/O寄存器。其中A、B端口的I/O寄存器 为8位，用于存放外设的输入/输出数据；C 口的I/O寄存器为6位，用于存放输入/输出 数据或命令/状态信息。8155在某一时刻只 能选中某个I/O寄存器工作，这由单片机送 给8155的命令字决定。
PC1、PC2：C口工作方式设置位，设 置方法如表8-2所示。
P3口 的第二功能
P3口引脚 P3.0 名称 RXD 功 能 串行口输入
P3.1 P3.2 P3.3 P3.4 P3.5 P3.6
P3.7
TXD
INT0
(单片机原理及应用)第8章AT89C51串行通信及其应用
(单片机原理及应用)第8章 at89c51串行通信及其应用
目录
• at89c51简介 • at89c51串行通信原理 • at89c51串行通信应用实例 • at89c51串行通信编程 • at89c51串行通信常见问题及解决方案
01 at89c51简介
at89c51单片机简介
at89c51是一种基于CMOS技术 的8位微控制器，由Atmel公司
解决方案
针对信号干扰问题，可以采取增加信 号线屏蔽、优化电源滤波等措施；针 对通信协议不匹配问题，需要统一发 送和接收设备的通信协议；针对数据 校验不通过问题，可以在数据传输过 程中加入校验码，并在接收端进行校 验。
串行通信接口电路设计问题
总结词
接口电路设计不合理可能导致串行通信性能下降或通信失败。
波特率设置
波特率是数据传输的速率， 需要根据实际情况进行合理 设置，以保证数据传输的稳
定性和正确性。
数据校验
为了防止数据传输过程中出 现错误，需要进行数据校验 ，常用的校验方法有奇偶校
验和CRC校验等。
硬件流控制
当数据传输速率较高时，可 以采用硬件流控制来保证数 据传输的稳定性，常用的硬 件流控制方式有RTS/CTS流 控制和XON/XOFF流控制。
串行通信的基本概念
串行通信是一种数据传输方式，数据在单条线路上按顺序一位一位 地传输，具有线路简单、成本低等优点。
at89c51的串行通信接口
at89c51单片机内置一个全双工的串行通信接口，可以同时进行数 据的发送和接收。
串行通信协议
包括起始位、数据位、奇偶校验位和停止位等，用于规定数据的传 输格式和顺序。
一个6向量两级中断结构。
片内振荡器和时钟电路。
目录
• at89c51简介 • at89c51串行通信原理 • at89c51串行通信应用实例 • at89c51串行通信编程 • at89c51串行通信常见问题及解决方案
01 at89c51简介
at89c51单片机简介
at89c51是一种基于CMOS技术 的8位微控制器，由Atmel公司
解决方案
针对信号干扰问题，可以采取增加信 号线屏蔽、优化电源滤波等措施；针 对通信协议不匹配问题，需要统一发 送和接收设备的通信协议；针对数据 校验不通过问题，可以在数据传输过 程中加入校验码，并在接收端进行校 验。
串行通信接口电路设计问题
总结词
接口电路设计不合理可能导致串行通信性能下降或通信失败。
波特率设置
波特率是数据传输的速率， 需要根据实际情况进行合理 设置，以保证数据传输的稳
定性和正确性。
数据校验
为了防止数据传输过程中出 现错误，需要进行数据校验 ，常用的校验方法有奇偶校
验和CRC校验等。
硬件流控制
当数据传输速率较高时，可 以采用硬件流控制来保证数 据传输的稳定性，常用的硬 件流控制方式有RTS/CTS流 控制和XON/XOFF流控制。
串行通信的基本概念
串行通信是一种数据传输方式，数据在单条线路上按顺序一位一位 地传输，具有线路简单、成本低等优点。
at89c51的串行通信接口
at89c51单片机内置一个全双工的串行通信接口，可以同时进行数 据的发送和接收。
串行通信协议
包括起始位、数据位、奇偶校验位和停止位等，用于规定数据的传 输格式和顺序。
一个6向量两级中断结构。
片内振荡器和时钟电路。
单片机原理及其接口技术--第8章 MCS-51单片机系统接口技术
第二步是再识别是哪一个键按下。
键盘中哪一个键按下是由列线逐列置低电平后，检查行输 入状态，称为逐列扫描。其方法是：从列口第0位开始，依次输出
“0”，置对应的列线为低电平，然后读入行线状态，如果全为"1"， 则所按下之键不在此列；如果不全为"1"，则所按下的键必在此列， 而且是与0电平行线相交的交点上的那个键。
除抖动、排除多次执行键功能操作等功
能，可参考查询工作方式键盘程序。
主目录 上一页 下一页 结 束
单片机原理及其接口技术
8.1.4 键盘接口应用实例 例8.1 独立式键盘接口应用实例：电路原 理图如图所示，要求编程实现当按下任一键时，
数码管显示对应的键值。
主目录
上一页
下一页
结
束
单片机原理及其接口技术
的办法计算。
主目录
上一页
下一页
结
束
单片机原理及其接口技术 2) 定时扫描工作方式
开 始
定时扫描方式程序框图
键盘上有键闭合否
Y N KM=1 0 → KM 0 → KP Y N
Y 1 → KM
KP=1 N 查询键码 1 → KP
做两次查询，都有 键后进行键码计算。 主目录 上一页
返 回
下一页
结
束
3) 中断工作方式 单片机原理及其接口技术
1.独立式按键 2.行列式键盘
主目录
上一页
下一页
结
束
1. 独立式按键 单片机原理及其接口技术
（1）．独立式按键接口结 构 一般用排阻进行上拉。
独立式按键的接口电路示意图 主目录 下一页 (b) 查询方式 结 束 (a) 中断方式 上一页
2．独立式按键的软件结构 单片机原理及其接口技术 下面是查询方式的键盘程序。 K0～K7为功能程序入口地址标号 PROM0～PROM7分别为每个按键的功能程序
单片机-第8章 单片机的并行接口
单片机-第8章单片机的并行接口单片机第 8 章单片机的并行接口在单片机的世界里，并行接口是一个至关重要的概念。
它就像是单片机与外部世界进行快速、高效交流的“高速公路”。
接下来，让我们一起深入了解单片机的并行接口。
并行接口，顾名思义，是能够同时传输多位数据的接口。
相较于串行接口每次只能传输一位数据，并行接口的传输速度更快，效率更高。
这使得它在需要大量数据快速传输的场景中发挥着重要作用。
在单片机中，常见的并行接口包括 8 位、16 位甚至 32 位的并行接口。
以 8 位并行接口为例，它可以在一个时钟周期内同时传输 8 位的数据，想象一下，这就像是 8 辆车同时在一条道路上行驶，大大提高了数据的运输效率。
并行接口的工作原理其实并不复杂。
它通过一组并行的数据线来传输数据，同时还需要一些控制线来协调数据的传输过程。
比如，读写控制线用于指示是读取数据还是写入数据，片选线用于选择特定的外部设备进行通信。
当单片机要向外部设备发送数据时，它会将数据准备好放在数据线上，并通过控制线发出相应的信号，告诉外部设备可以接收数据了。
而当单片机要从外部设备读取数据时，它会通过控制线发出读取信号，然后从数据线上接收外部设备传来的数据。
在实际应用中，并行接口有着广泛的用途。
比如说，它可以用于连接外部存储器，如静态随机存储器（SRAM）或闪存（Flash）。
这样，单片机就能够快速地读取和写入大量的数据，为程序的运行和数据的存储提供了有力支持。
此外，并行接口还可以用于连接显示设备，如液晶显示屏（LCD）。
通过并行接口，可以快速地将图像数据传输到显示屏上，实现清晰、流畅的显示效果。
然而，并行接口也并非完美无缺。
它的一个明显缺点就是需要大量的引脚。
例如，一个 8 位的并行接口就需要 8 根数据线，再加上控制线等，引脚数量会比较多。
这在引脚资源有限的单片机中可能会成为一个问题。
另外，并行接口的布线也相对复杂，容易受到干扰，从而影响数据传输的准确性和稳定性。
单片机原理与接口技术第8章输入通道和输出通道
输入通道的特点如下：
1)输入通道的类型取决于从传感器送入信号的类 型，由于不同的信号需要不同的转换电路，这也 就决定了输入通道的类型。
2)输入通道的主要技术指标是信号的转换精度和 速度，它们是选择转换器件的依据。
3)输入通道往往是模拟电路和数字电路的混合电 路，对于传感器输出的微弱信号必须加以放大。
5） ：DAC寄存器的写信号，低电平有效。
6） ：数据传送控制信号（输入），低电平有效。 和 两个信号控制DAC寄存器是数据直通方式还是数 据锁存方式；当 =0和 =0时，为DAC寄存器直通方 式；当 =1和 =0时，为DAC寄存器锁存方式。
7）OE：输出允许信号。当OE端输入高电平信号时，三态输出 锁存器将A-D 转换结果输出。
8）D0～D7：数字量输出端。D0为最低有效位（LSB），D7 为最高有效位（MSB）。D0～D7的内部电路为三态缓冲输出 形式 ，可以和单片机的数据线直接相连。
9）VREF (+) , VREF (－)：正负基准电压输入端。作为逐次逼 近的基准。基准电压的中心值即1/2 （VREF(+)+VREF(－)）应 接近1/2VCC，其典型值VREF(+)=+5V，VREF (－) =0V。
5）START：A-D 转换信号输入端。有效信号为一正脉冲。在 脉冲上升沿，A-D 转换器内部寄存器均被清零，在其下降沿开 始A-D 转换。
6）EOC：A-D 转换结束信号。在START信号上升沿之后0～ （2μs+8个时钟周期）时间内，EOC变为低电平。这一点在启 动A-D 转换后查询EOC信号时须加注意。当A-D 转换结束后， EOC立即输出一正阶跃信号，可用来作为A-D 转换结束的查询 信号或中断请求信号。
单片机第8章习题解答
第8章思考题及习题8参考答案一、填空1、AT89S52的串行异步通信口为（单工/半双工/全双工）。
答：全双工。
2. 串行通信波特率的单位是。
答：bit/s3. AT89S52的串行通信口若传送速率为每秒120帧，每帧10位，则波特率为答：12004．串行口的方式0的波特率为。
答：fosc/125．AT89S52单片机的通讯接口有和两种型式。
在串行通讯中，发送时要把数据转换成数据。
接收时又需把数据转换成数据。
答：并行，串行，并行，串行，串行，并行6．当用串行口进行串行通信时，为减小波特率误差，使用的时钟频率为 MHz。
答：11.05927．AT89S52单片机串行口的4种工作方式中，和的波特率是可调的，与定时器/计数器T1的溢出率有关，另外两种方式的波特率是固定的。
答：方式1，方式38．帧格式为1个起始位，8个数据位和1个停止位的异步串行通信方式是方式。
答：方式1。
9．在串行通信中，收发双方对波特率的设定应该是的。
答：相同的。
10．串行口工作方式1的波特率是。
答：方式1波特率=（2SMOD/32）×定时器T1的溢出率二、单选1．AT89S52的串行口扩展并行I/O口时，串行接口工作方式选择。
A. 方式0B.方式1C. 方式2D.方式3答：A2. 控制串行口工作方式的寄存器是。
A．TCON B.PCON C. TMOD D.SCON答：D三、判断对错1．串行口通信的第9数据位的功能可由用户定义。
对2．发送数据的第9数据位的内容是在SCON寄存器的TB8位中预先准备好的。
对3．串行通信方式2或方式3发送时，指令把TB8位的状态送入发送SBUF中。
错4．串行通信接收到的第9位数据送SCON寄存器的RB8中保存。
对5．串行口方式1的波特率是可变的，通过定时器/计数器T1的溢出率设定。
对6. 串行口工作方式1的波特率是固定的，为fosc/32。
错7. AT89S51单片机进行串行通信时，一定要占用一个定时器作为波特率发生器。
单片机第八章 AT89系列单片机系统的扩展z1
#2存储器端口地址：A=1（P2.6=1），B=0（P2.7=0） ，C=0：选中#2存储器，所以#2存储器的端口地址为： 4000H～7FFFH。
8.2.3 数据存储器的扩展
1．数据存储器概述 数据存储器即随机存取存储器，用于存放可随时修改的
数据信息。它与ROM不同，对RAM可以进行读、写两种操作 。RAM为易失性存储器， 断电后所存信息立即消失。
2
2．片内无程序存储器的最小应用系统 片内无程序存储器的芯片构成最小应用系统时，必须 在片外扩展程序存储器。 由于一般用做程序存储器的 E2PROM芯片不能锁存地址，故扩展时还应加一个地址 锁存器，构成一个三片最小系统，如图8-1b所示。该 图中74LS373为地址锁存器，用于锁存低8位地址。
3
8.1.2 系统扩展的内容与方法
IN改数据指针
DJNZ R7, AGAIN ; 判断数据是否传送完成
RET
END
26
【C51程序】：
#include <AT89X51.h>
#include <absacc.h>
#define uchar unsigned char
#define uint unsigned int
11
图8-5 74LS138管脚图
图8-6 74LS138的译码关系
12
8.2存储器的扩展
8.2.1 存储器扩展概述 AT89S系列单片机具有64 KB的程序存储器空间， 其中 AT89S51单片机含有4 KB 的片内程序存储器。当单片机程 序超过4 KB时，就需要进行程序存储器的扩展。
AT89S系列单片机的数据存储器与程序存储器的地址空 间是互相独立的，其片外数据存储器的空间可达64 KB， 而片内的数据存储器空间只有128 B。如果片内的数据存 储器不够用时，则需进行数据存储器的扩展。
8.2.3 数据存储器的扩展
1．数据存储器概述 数据存储器即随机存取存储器，用于存放可随时修改的
数据信息。它与ROM不同，对RAM可以进行读、写两种操作 。RAM为易失性存储器， 断电后所存信息立即消失。
2
2．片内无程序存储器的最小应用系统 片内无程序存储器的芯片构成最小应用系统时，必须 在片外扩展程序存储器。 由于一般用做程序存储器的 E2PROM芯片不能锁存地址，故扩展时还应加一个地址 锁存器，构成一个三片最小系统，如图8-1b所示。该 图中74LS373为地址锁存器，用于锁存低8位地址。
3
8.1.2 系统扩展的内容与方法
IN改数据指针
DJNZ R7, AGAIN ; 判断数据是否传送完成
RET
END
26
【C51程序】：
#include <AT89X51.h>
#include <absacc.h>
#define uchar unsigned char
#define uint unsigned int
11
图8-5 74LS138管脚图
图8-6 74LS138的译码关系
12
8.2存储器的扩展
8.2.1 存储器扩展概述 AT89S系列单片机具有64 KB的程序存储器空间， 其中 AT89S51单片机含有4 KB 的片内程序存储器。当单片机程 序超过4 KB时，就需要进行程序存储器的扩展。
AT89S系列单片机的数据存储器与程序存储器的地址空 间是互相独立的，其片外数据存储器的空间可达64 KB， 而片内的数据存储器空间只有128 B。如果片内的数据存 储器不够用时，则需进行数据存储器的扩展。
单片机课件8 单片机的存储器的扩展
P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 A15 A14 A13 A12 A11 A10 A9 A8 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 A7 A6 A5 A4 A3 A2 A1 A0
MCS-51单片机的地址总线为16位，它的存储器最大的 扩展容量为216，即64K个单元。
2013-6-27
单片机原理及其应用
20
8.3 程序存储器扩展
8.3.2 外部程序存储器扩展原理及时序
（一） 外部程序存储器扩展使用的控制信号
（1）EA——用于片内、片外程序存储器配置， 输入信号。当EA=0时，单片机的程序存储器全部为扩 展的片外程序存储器；当EA=1 时，单片机的程序存 储器可由片内程序存储器和片外程序存储器构成，当 访问的空间超过片内程序存储器的地址范围时，单片 机的CPU自动从片外程序存储器取指令。 （2）ALE——用于锁存P0口输出的低8位地址。 （3）PSEN ——单片机的输出信号，低电平时， 单片机从片外程序存储器取指令；在单片机访问片内 2013-6-27 单片机原理及其应用 程序存储器时，该引脚输出高电平。
2013-6-27 单片机原理及其应用 11
8.2 半导体存储器
8.2.2 只读存储器 只读存储器（Read Only Memory，ROM），ROM 一般用来存储程序和常数。ROM是采用特殊方式写入 的，一旦写入，在使用过程中不能随机地修改，只能从 其中读出信息。与RAM不同，当电源掉电时，ROM 仍 能保持内容不变。在读取该存储单元内容方面，ROM 和RAM相似。只读存储器有掩膜ROM、PROM、EPROM、 E2PROM（也称EEPROM）、Flash ROM等。它们的区 别在于写入信息和擦除存储信息的方式不同。
MCS-51单片机的地址总线为16位，它的存储器最大的 扩展容量为216，即64K个单元。
2013-6-27
单片机原理及其应用
20
8.3 程序存储器扩展
8.3.2 外部程序存储器扩展原理及时序
（一） 外部程序存储器扩展使用的控制信号
（1）EA——用于片内、片外程序存储器配置， 输入信号。当EA=0时，单片机的程序存储器全部为扩 展的片外程序存储器；当EA=1 时，单片机的程序存 储器可由片内程序存储器和片外程序存储器构成，当 访问的空间超过片内程序存储器的地址范围时，单片 机的CPU自动从片外程序存储器取指令。 （2）ALE——用于锁存P0口输出的低8位地址。 （3）PSEN ——单片机的输出信号，低电平时， 单片机从片外程序存储器取指令；在单片机访问片内 2013-6-27 单片机原理及其应用 程序存储器时，该引脚输出高电平。
2013-6-27 单片机原理及其应用 11
8.2 半导体存储器
8.2.2 只读存储器 只读存储器（Read Only Memory，ROM），ROM 一般用来存储程序和常数。ROM是采用特殊方式写入 的，一旦写入，在使用过程中不能随机地修改，只能从 其中读出信息。与RAM不同，当电源掉电时，ROM 仍 能保持内容不变。在读取该存储单元内容方面，ROM 和RAM相似。只读存储器有掩膜ROM、PROM、EPROM、 E2PROM（也称EEPROM）、Flash ROM等。它们的区 别在于写入信息和擦除存储信息的方式不同。
单片机原理与接口技术(第8章)
第8章 单片机的系统扩展
◆ 8282是一种带有三态输出缓冲的8位锁存器，其引脚说明 如下：
D0~D7：为8位数据输入端。 Q0~Q7：为8位数据输出端。 STB：数据输入锁存选通信号，高电平有效。当该信号 为高电平时，外部数据选通到内部锁存器，负跳变时，数据 锁存。 OE：数据输出允许信号，低电平有效。当该信号为低电 平时，锁存器中数据输出到数据输出线；当该信号为高电平 时，输出线为高阻态。
译码法可分为全部译码法、部分译码法。 全部译码法：是把P0口、P2口都接到译码器和芯片的地 址线上，其优点是可以充分利用单片机提供的扩展空间，连 接的存储器容量较大。
第8章 单片机的系统扩展
部分译码法：是将高位地址的一部分连接到译码器中进行 译码，高位地址的另外部分可以不连在译码器上，而作为通 用的I/O口使用。
简称DRAM（Dynamic RAM），具有容量大、功耗低、价 格便宜等优点，对外界环境、工艺结构、控制逻辑和电源质 量等的要求都很高。
存储器芯片有2816/2817（8KB×8），最大存取时间为 200ns，+5V供电，采用HMOS-D2工艺制造，其内部含有动态 刷新电路。
第8章 单片机的系统扩展
① P2口专门用于输出PCH的内容，因有锁存功能，可直 接与外部存储器的地址相连。
② P0口除了输出PCL中的地址外，还要传输从程序存储 器过来的指令代码，这就必须用ALE信号锁存PCL。
第8章 单片机的系统扩展
③ 在每个机器周期中，允许地址锁存信号ALE两次有效， 且在下降沿时锁存PCL。对来说，也是每个机器周期两次有效。 ◆所取指令是MOVX时
当ALE信号由高变低时，低8位地址被锁存到锁存器中并 向外部地址总线输出，该地址信号和P2口的高8位地址共同 组成16位地址。直到ALE信号再次变高，锁存器的地址才会 发生改变。
单片机第8章新
；与R0配合，访问外RAM ；要取出数据的首地址 ；R0的初始值为0
；取ROM单元内容 ；送入外部RAM单元
INC R0
；循环次数加1，同时外部
2021/2/21 27
可以确定各芯片地址为： 2764(IC1)和6264(IC3) ：4000H~5FFFH，或C000H~DFFFH ； 2764(IC2)和6264(IC4) ：2000H~3FFFH ，或A000H~BFFFH ；
2021/2/21 28
【例8-3】采用译码法扩展2片8KB的6264 RAM和2片8KB的 2764 EPROM。可用地址线P2.6、 P2.5进行2-4译码，Y0~Y3选 通4片存储芯片，各片地址都不同。
如 27128为128K bit容量，或16K byte，需14根地址线。
芯片引脚功能： A0～A15：地址线引脚。它的数目由芯片的存储容量决定，
用于进行单元选择。 D7～D0：数据线引脚。 CE：片选控制端，低电平有效。 OE：输出允许控制端，低电平有效。
2021/2/21 17
§ 8.3.2 程序存储器的操作时序 一、访问程序存储器的控制信号 1、ALE：用于低8位地址锁存控制。 2、PSEN：片外程序存储器“读选通”控制信号。
常用的译码器芯片有74LS138(3-8译码器)、74LS139(双2-4 译码器)。
若全部高位地址线都参加译码，称为全译码； 若仅部分高位地址线参加译码，称为部分译码。部分译码 存在着部分存储器地址空间相重叠的情况。
2021/2/21 12
例如，要扩8片8KB的RAM 6264，如何通过74LS138把64KB空 间分配给各个芯片？(8K需13根地址线)
6216(1)： 1 1 1 0 X 000 1 1 1 0 X 111
第八章 单片机应用系统扩展
（2）．锁存器74LS573 输入的D端和输出的Q端依次排在芯片的两侧，为绘制印刷电 路板时的布线提供了方便。
D7～D0：8位数据输入线。 Q7～Q0：8位数据输出线。 G ：数据输入锁存选通信号，该引 脚与74LS373的G端功能相同。 /OE：数据输出允许信号，低电平 有效。
8.1 程序存储器扩展
A7 A6 A5 A4 A3 A2 A1 A0
74LS373
2716(2k) EPROM
51单片机
PSEN
2716(2kx8)的地址范围为0000H ~ 07FFH。
例：扩展4KB程序存储器。
+5V VCC PGM VPP P2.4 P2.3 P2.2 P2.1 P2.0 EA P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 ALE D7 D6 D5 D4 D3 D2 D1 D0 OE CE GND D7 D6 D5 D4 D3 D2 D1 D0 G OE Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 A11 A10 A9 A8
2．译码法
使用译码器对89C51的高位地址进行译码，将译码
器的译码输出作为存储器芯片的片选信号。是最 常用的地址空间分配的方法，它能有效地利用存 储器空间，适用于多芯片的存储器扩展。 常用的译码器芯片有74LS138（3-8译码器） 74LS139（双2-4译码器）74LS154（4-16译码器）。
表8.1 2716（2K）/2732（4KB）的引脚
VCC PGM VPP A10 A9 A8
A7 A6 A5 A4 A3 A2 A1 A0
A0~A10 （2716） A0~A11 （2732） D0~D7 CE PGM
地址线 数据输出线 片选 程脉冲输入
(单片机完整课件PPT)第八章
ห้องสมุดไป่ตู้
8.2 存储器扩展
8.2.1 存储器介绍 1．非易失性存储器 ROM、EPROM、EEPROM、Flash Memory。 EPROM—Erasable Programmable Read Only Memory 紫外线可擦除只读存储器。 2．易失性存储器 SRAM静态随机存储器容量小，硬件电路设计简单。 DRAM动态随机存储器容量大，硬件电路设计复杂，成本 低。 3．特殊存储器 双端口RAM、先进先出RAM（FIFORAM）
8.2.4 程序存储器EPROM的扩展 采用只读存储器，非易失性。 （1）掩膜ROM 在制造过程中编程。成本较高，因此只适合于 大批量生产。 （2）可编程ROM（PROM） 用独立的编程器写入。但PROM只能写入一次， 且不能再修改。
（3）EPROM 电信号编程，紫外线擦除的只读存储器芯片。 （4）E2PROM（ EEPROM） 电信号编程，电信号擦除的ROM芯片。读写操作与RAM 几乎没有什么差别，只是写入的速度慢一些。但断 电后能够保存信息。 （5）Flash ROM 又称闪烁存储器，简称闪存。大有取代E2PROM的趋势。 8.2.4.1 常用EPROM芯片介绍
8.2.2 存储器扩展方法
1、数据线与数据线相连：8根线直接连 2、地址线与地址线相连：地址空间分配问题 3、控制线与控制线相连
RAM芯片：读写控制引脚，记为OE和WE ，与 MCS-51的RD和WR相连。 EPROM芯片：只能读出，故只有读出引脚，记为 OE，该引脚与MCS-51的PSEN相连。
1. 线选法 直接利用系统的高位地址线作为存储器芯片（或I/O接 口芯片）的片选信号。 优点：电路简单，不需要地址译码器硬件，体积 小，成本低。 缺点：可寻址的器件数目受到限制，地址空间不连 续，地址重叠（不唯一）。 例 某一系统，需要外扩8KB的EPROM（2片2732），4KB 的RAM（2片6116），这些芯片与MCS-51单片机地址 分配有关的地址线连线，电路如下图。
8.2 存储器扩展
8.2.1 存储器介绍 1．非易失性存储器 ROM、EPROM、EEPROM、Flash Memory。 EPROM—Erasable Programmable Read Only Memory 紫外线可擦除只读存储器。 2．易失性存储器 SRAM静态随机存储器容量小，硬件电路设计简单。 DRAM动态随机存储器容量大，硬件电路设计复杂，成本 低。 3．特殊存储器 双端口RAM、先进先出RAM（FIFORAM）
8.2.4 程序存储器EPROM的扩展 采用只读存储器，非易失性。 （1）掩膜ROM 在制造过程中编程。成本较高，因此只适合于 大批量生产。 （2）可编程ROM（PROM） 用独立的编程器写入。但PROM只能写入一次， 且不能再修改。
（3）EPROM 电信号编程，紫外线擦除的只读存储器芯片。 （4）E2PROM（ EEPROM） 电信号编程，电信号擦除的ROM芯片。读写操作与RAM 几乎没有什么差别，只是写入的速度慢一些。但断 电后能够保存信息。 （5）Flash ROM 又称闪烁存储器，简称闪存。大有取代E2PROM的趋势。 8.2.4.1 常用EPROM芯片介绍
8.2.2 存储器扩展方法
1、数据线与数据线相连：8根线直接连 2、地址线与地址线相连：地址空间分配问题 3、控制线与控制线相连
RAM芯片：读写控制引脚，记为OE和WE ，与 MCS-51的RD和WR相连。 EPROM芯片：只能读出，故只有读出引脚，记为 OE，该引脚与MCS-51的PSEN相连。
1. 线选法 直接利用系统的高位地址线作为存储器芯片（或I/O接 口芯片）的片选信号。 优点：电路简单，不需要地址译码器硬件，体积 小，成本低。 缺点：可寻址的器件数目受到限制，地址空间不连 续，地址重叠（不唯一）。 例 某一系统，需要外扩8KB的EPROM（2片2732），4KB 的RAM（2片6116），这些芯片与MCS-51单片机地址 分配有关的地址线连线，电路如下图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
单片机原理及接口技术
244是一个三态输出八缓冲器及总线驱动器
单片机原理及接口技术
74HC273(8D锁存器)
单片机原理及接口技术
图8-19 74系列芯片扩展
单片机原理及接口技术
图8-19中，P0口为双向数据线，既能从74HC244 输入数据，又能将数据传送给74HC273输出。 输出控制信号由P2.0和WR合成。当二者同时为0 电平时，“或”门输出0，将P0口数据锁存到 74HC273，其输出控制着发光二极管LED，当某 线输出0电平时，该线上的LED发光。
图8－28
89C51/S51访问片外RAM操作时序图
单片机原理及接口技术
在第一个机器周期的S1状态，ALE信号由低变高①，读RAM周期开始。
在S2状态，CPU把低8位地址送到P0口总线上，把高8位地址送上P2口
(在执行“MOVX A，@DPTR”指令阶段时才送高8位；若是“MOVX A， @Ri”指令，则不送高8位)。
除了地址线和数据线之外，在扩展系统中还需要一些控
制信号线，以构成扩展系统的控制总线。其中包括：
使用ALE作为地址锁存的选通信号，以实现低8位地址的
锁存；
以ＰＳＥＮ信号作为扩展程序存储器的读选通信号； 以ＥＡ信号作为内、外程序存储器的选择信号； 以ＲＤ和ＷＲ作为扩展数据存储器和Ｉ／Ｏ端口的读/ 写选通信号。执行MOVX指令时，这两个信号分别自动有 效。
单片机原理及接口技术
3.
控制总线
控制总线(Control Bus，CB)是单片机发出的以控
制片外ROM、RAM和Ｉ／Ｏ口读／写操作的一组控 制线。
单片机原理及接口技术
பைடு நூலகம்
8.2
并行扩展三总线的产生
89C51/S51单片机由于受引脚的限制，数据线和地址线是复 用的，而且由Ｉ／Ｏ口线兼用。 为了将它们分离出来，以便同单片机片外的芯片正确地连接， 需要在单片机外部增加地址锁存器，从而构成与一般CPU相 类似的片外三总线，如图8－25所示。 由89C51 P0口送出的低8位有效地址信号是在ALE(地址锁存 允许)信号变高的同时出现的，并在ALE由高变低时，将出现 在P0口的地址信号锁存到外部地址锁存器74HC373中。
ALE的下降沿②用来把低8位地址信息锁存到外部锁存器74HC373内③，
而高8位地址信息一直锁存在P2口锁存器中。 在S3状态，P0口总线变成高阻悬浮状态④。 在S4状态，ＲＤ信号变为有效⑤(是在执行“MOVX A，@DPTR” 后使 ＲＤ信号有效)，ＲＤ信号使得被寻址的片外RAM略过片刻后把数据送 上P0口总线⑥，当ＲＤ回到高电平后⑦，P0总线变为悬浮状态。 至此，读片外RAM周期结束。
单片机原理及接口技术
2. 以P2口的口线作高位地址线
如果使用P2口的全部8位口线，再加上P0口提供的 低8位地址，便可形成完整的16位地址总线，使单 片机系统的寻址范围达到64 KB。 但实际应用系统中，高位地址线并不固定为8位， 需要用几位就从P2口中引出几条口线。
单片机原理及接口技术
3. 控制信号线
单片机原理及接口技术
8.3.1
常用的数据存储器芯片
数据存储器用于存储现场采集的原始数据、运算结 果等，所以，外部数据存储器应能随机读／写，通 常由半导体静态随机存取存储器RAM组成。
E２PROM芯片也可用作外部数据存储器，且掉电后信 息不丢失。并/串行E2PROM芯片
单片机原理及接口技术
静态RAM(SRAM)芯片 目前常用的静态RAM电路有6116、6264、62256等。
第8章 单片机小系统及片外扩展
89C51/S51单片机芯片内集成了计算机 的基本功能部件，一块芯片就是一个完整的 最小微机系统，但片内存储器的容量、并行 I/O端口、定时器等内部资源都还是有限的。 扩展应尽量采用串行扩展方案。通过 SPI或I2C总线扩展E2PROM、A/D、D/A、 显示器、看门狗、时钟等芯片，占用MCU 的I/O口线少，编程也方便。
6116的片选控制端ＣＥ接地为常选通，地址为 0000H～07FFH。
单片机原理及接口技术
•图8－29
89C51/S51扩展2 KB RAM
单片机原理及接口技术
89C51/S51单片机直接扩展2 KB RAM 6116，当容量不够 时，可直接外扩准静态RAM芯片6264、62256或628128等，
单片机原理及接口技术
用89C51/S51单片机P1 口的P1.3～P1.0作为数 据输入口，连接到实验 装置逻辑开关K3～K0的 插孔内； P1.7～P1.4作为输出口， 连接到实验装置发光二 极管(逻辑电平指示 灯)LED3～LED0的插孔 内。
图8-18 89C51/S51与开关（键）和LED接口示意图
单片机原理及接口技术
输入控制信号由P2.0和RD合成。当二者同时为0 电平时，“或”门输出0，选通74HC244，将外 部信号输入到总线。无键按下时，输入为全1；若 按下某键，则所在线输入为0。 可见，输入和输出都是在P2.0为0时有效，244和 273的地址都为FEFFH(实际只要保证P2.0=0，其 他地址位无关)，但由于分别是由RD和WR信号控 制，因此，不会发生冲突。 系统中若有其他扩展RAM或其他输入／输出接口， 则必须将地址空间区分开。这时，可用线选法； 而当扩展较多的I／O接口时，应采用译码器法。
图8－27 常用静态RAM芯片引脚图
单片机原理及接口技术
其引脚功能如下：
A0～Ai
D0～D7 ＣＥ ＯＥ ＷＥ ＶＣＣ GND
地址输入线，i=10(6116),12(6264),14(62256)。
双向三态数据线； 片选信号输入线，低电平有效，当6264的26脚(CS)为高
8.3
扩展数据存储器
89C51/S51单片机片内RAM仅有128字节，需要较大容量RAM时， 就需要片外扩展数据存储器RAM，最大可扩展64 KB。 单片机是面向控制的，实际需要扩展容量不大，一般采用静 态RAM较方便，如6116(2K×8位)，6264(8K×8位)， 62256(32K×8位) 。 与动态RAM相比，静态RAM无须考虑保持数据而设置的刷新电 路，故扩展电路较简单。 扩展数据存储器空间地址，由P2口提供高8位地址，P0口分时 提供低8位地址和用作8位双向数据总线。 片外数据存储器RAM的读/写由89C51/S51的RD(P3.7)和 WR(P3.6)信号控制。
单片机原理及接口技术
8.3.3
89C51/S51扩展2 KB RAM
图8－29所示电路为89C51/S51地址线直接外扩2 KB静态RAM 6116的连线图。 8282(同74HC373)锁存低8位地址； 89C51/S51的ＷＲ（Ｐ３.６）和ＲＤ（Ｐ３.７） 分别与6116写允许端ＷＥ和读允许端ＯＥ连接， 以实现写／读控制；
单片机原理及接口技术
图8－28
89C51/S51访问片外RAM操作时序图
单片机原理及接口技术
2.
写片外RAM操作时序
向片外RAM写(存)数据，是89C51/S51执行“MOVX @DPTR，A” 指令后产生的动作。这条指令执行后，在 89C51/S51的ＷＲ 引脚上产生ＷＲ信号的有效电平，此信号使RAM的ＷＥ端被 选通。 写片外RAM的时序如图8-28(b)所示。 开始的过程与读过程类似，但写的过程是CPU主动把数据送 上P0口总线，故在时序上，CPU先向P0总线上送完低8位地址 后，在S3状态就将数据送到P0总线③。此间，P0总线上不会 出现高阻悬浮现象。 在S4状态，写控制信号ＷＲ有效，选通片外RAM，稍过片刻， P0上的数据就写到RAM内了。
单片机原理及接口技术
8.4.2
简单I/O接口的扩展方法
在很多应用系统中，采用74系列TTL电路，将并行数据输 入或输出。
在图8-19中，采用74HC244作扩展输入。244是一个三态 输出八缓冲器及总线驱动器，带负载能力强。 74HC273(8D锁存器)作扩展输出。 它们直接挂在P0口线上。 89C51/S51单片机把外扩I/O口和片外RAM统一编址，每 个扩展的接口相当于一个扩展的外部RAM单元，访问外部 接口就像访问外部RAM一样，用的都是MOVX指令，并产 生RD(或WR)信号。
电路也比较简单，无须刷新电路，线路图同图8-29，只
是增加几根地址线而已。
单片机原理及接口技术
8.4 简单并行I／O口的扩展
对于89C51/S51的某些场合，可扩展简单的 并行I／O口芯片，以满足较小系统的需要。
单片机原理及接口技术
8.4.1
I/O口的直接输入／输出
由于89C51/S51的P0～P3口输入数据时可以 缓冲，输出时能够锁存，并且有一定的带负 载能力 I／O口可以直接接外部设备，如开关、LED 发光二极管、BCD码拨盘和打印机等。
电平，且ＣＥ为低电平时。才选中该片； 读选通信号输入线，低电平有效； 写允许信号输入线，低电平有效； 工作电源，电压为＋５ Ｖ；
单片机原理及接口技术
单片机原理及接口技术
8.3.2
访问片外RAM的操作时序
这里包括从RAM中读和写两种操作时序，但基本过程是相同
的。 这时所用的控制信号有ALE和ＲＤ(读)或ＷＲ(写)。 P0口和P2口，传送片外RAM地址和读／写的数据。
单片机原理及接口技术
尽管89C51/S51单片机号称有4个Ｉ／Ｏ口，共32条口 线，但由于系统扩展的需要，真正能作为数据Ｉ／Ｏ 使用的，就只剩下P1口和P3口的部分口线了。
特别需要强调的是，程序存储器不应再采用外扩的方
案。因为89系列单片机内有4～32 KB的不同型号产品
可供选择。
单片机原理及接口技术
单片机原理及接口技术