可印刷电子技术_2_

（接第6期）
高功能厚膜印刷工艺，这种情况基本上也不会改 变。但是高功能厚膜印刷工艺的条件需要严格管 理，生产性会有所下降，成本会有所提高。 厚膜电路的制造工程不仅简单，而且制造设备 也很小，需要的空间也小。另外，无需化学品的贮 藏槽或废液处理设备，设备投资非常小。总之，设 备的折旧负担小，成本的影响也很小。 在FPC的量产中，RTR（Roll To Roll）系统的导 入是一个问题，而在厚膜印刷工艺中的RTR化是比较 容易的。图14和图15分别表示了RTR化的丝网印刷机 和加热炉（实际上这两条线是连续的串联线，成为 无人操作的自动线）。在高功能厚膜印刷技术中基 本上只要这些设备就可以加工各种电路构造。量产 用的这些设备占有的空间只有5×15的大小。
图16
厚膜电路导体的导电机理
… … … … Printed Circuit Information 印制电路信息
2009 No.11
… … … … … … … … … … … … … … … … … … Summarization & Comment … … … …
粘结剂基质还具有确保导体与基材的粘结强度 的作用。电流的电子移送到导电性粒子的接点，虽 然在感觉上可以理解，但是因为各接点的接触面积 非常小，重叠的导电性粒子成为导体，这样的导体 部分并不大（图 16 示出了第二三层的导电性粒子， 但实际上约有5~10层）。此外，电子移动的路径呈Z 字形（Eigiag），不能获得平直的路径，这就意味着 比通常的铜箔导体电学上的导体长度长得多，结果 大大降低了厚膜导体的导电性。现在薄膜开关等使 用的聚合物系厚膜导体的体积电阻率比蚀刻铜箔形 成的导体大3~4个数量级，也就是说，相同截面积的 相同长度的导体比较时，厚膜电路导体的导电性还 不到铜箔电路导体的1/1000。考虑到可印刷电子的实 用化，但也不能无视这种事实。如果不采取非常的 方法，那么厚膜电路就会形成电阻的组合。 由于这样的厚膜导电机构，厚膜导体在本质 上具有低导电性，因此出现噪声水平高，信号延迟 大，脉冲信号容易紊乱等问题。在高频高速电路 中，厚膜电路处于相对的劣势。但在电路设计中还 是可以尽可能的弥补这些缺点。 迄今的聚合物系厚膜电路在精细度方面也是有问 题的。厚膜开关之类的大型电路的线宽约为0.5 mm， 即使连接短距离的跨接线，下限也只是150 µm。在技 术上精细电路的印刷也不是不可能的。最近的丝网印 刷或者喷墨印刷中，可以充分的形成20 µm以内的线 路（图17）。为了形成高精细的厚膜电路图形，必须 整合材料、装置和工艺条件等，特别是导电胶与基材 的相容性和制造环境等至关重要。
综述与评论
Summarization & Comment
可印刷电子技术（2）
蔡积庆 编译 （江苏 南京 210018）
摘 要 概述了可印刷电子技术的概况，高功能厚膜印刷技术及其应用。 关键词 可印刷电子；高功能厚膜印刷技术；高功能厚膜印刷电路；高精细低电阻厚膜导体电路 中图分类号：TN41 文献标识码：A 文章编号：1009-0096（2009）11-0015-04
3.3
结构元件的印刷加工
迄今为止还没有在铜箔电路上直接形成结构元
件，但是希望在非常特定的用途中采用特殊的构成。 然而在高功能厚膜印刷技术中，却可以采用标准的印 刷形成结构元件的功能。利用厚膜印刷技术形成开关 结构时，已经有薄膜开关等的长期实绩。即使连接器 也尝试过采用以印刷为标准的方法。这些结构元件的 印刷加工将在后面的有关章节中介绍。
图18 无玻璃料厚膜导体电路的结构
碍导电性提高的粘结剂，是非常理想的，在高温下 使贵金属粒子之间烧结，代替了采用粘结剂的导电 性粒子的紧密挤压。因此，导电性粒子的金属原子 在接点处相互扩散，形成非常强固的金属键。此外 还增大了接触截面积。但是由于烧结的导体单体与 基材的接合强度并不是很好，基材的表面必须预先 进行适当的表面处理。图 18 表示了非熔化烧结厚膜 导体电路的结构。虽然非熔化烧结系的厚膜电路的 确提高了导体的导电性，但是实际使用的导体粒子 金属只限于 Au ， Pt ， Pd 等高价贵金属，由于需要高 温处理，所以最终的厚膜电路制造成本相当高。
18
综 述 与 评 论
4.4
厚膜电路的焊接
无粘结剂厚膜电路的另一大优点是可以焊接。
传统的聚合物系厚膜电路表面的大部分被聚合物树 脂覆盖，使得焊料的湿润性不好。因为它的耐热性 问题，即使基材表面上涂覆聚酰亚胺之类的耐热性 材料也无法改变这种状态。另一方面，无粘结剂厚 膜电路中，由于电路表面的大部分是金属 Ag 而具有 焊料湿润性，从而可以进行焊接。图 23 表示了无粘 结剂厚膜电路的焊接示例。实际上无粘结剂厚膜电
表2 项目 表面清洁 化学镀铜 电镀铜 抗蚀剂涂布 曝光 显影 蚀刻 抗蚀剂剥离 表3 铜箔电路双面贯通孔工艺使 用的辅助材料和废弃物 辅助材料 清洁剂 化学镀铜液 电镀铜液 光致抗蚀 显影液 蚀刻液 抗蚀刻剥离液 废弃物 洗净废液 废镀液 废镀液 废显影液残渣 废蚀刻液 抗蚀刻废液残渣
厚膜电路双面贯通孔工艺中 使用的辅助材料和废弃物 辅助材料 废弃物 有机溶剂排气体
Printable Electronic Technology(2)
CAI Ji-qing This paper describes general situation of printable electronics, high function thick film printing Abstract technology and it's application. Key words printable electronics; high function thick film printing technology; high function thick film printed circuit; high precision low resistance thick film conductor circuit
体电阻随着电路宽度而变化（导体的厚度不相同， 无粘结剂厚膜导体的厚度远比聚合物系厚膜导体的 厚度薄）。图 21 表示了电路宽度相同时，无粘结剂 厚膜导体的导体电阻与聚合物系厚膜导体的导体电 阻比较。由图 21 可知，无粘结剂厚膜导体的导体电 阻约为聚合物系厚膜导体的导体电阻的 1/3~1/4 。 因为无粘结剂厚膜导体的厚度约为聚合物系厚膜导 体厚度的数分之一，所以无粘结剂厚膜导体的体积 电阻率，只有聚合物系厚膜导体的体积电阻率的 1/20~1/30 。与铜箔电路相比，导电性还是相差很 多，但对于厚膜电路而言，进步还是很大的。尽管 与铜箔电路的导电性还有2个数量级的差别，但已接 近了目前所能达到的研究水平。
图20 厚膜电路的导体电阻的比较
路的焊接性是可以理解的，无粘结剂厚膜电路对于 焊料的亲和性非常高，焊接作业前几乎不需要涂布 焊剂。如果电路焊盘大到一定的程度，则无需进行 特别的处理，几乎可以100%的被焊料涂覆。图24表 示了无粘结剂厚膜电路的焊料湿润性能。
3.4
高量产性和低制造成本
与铜箔电路的以光刻/蚀刻为主体的工艺相比，
厚膜电路的最大特征是制造工程非常简单，主要的 工程只是印刷和干燥烘焙，加工成本非常低。采用 厚膜电路的制造成本明显低于铜箔电路，即使采用
15
Printed Circuit Information 印制电路信息 2009 No.11 … … … …
剂材料混合并添加适当的有机溶剂，成为胶状的导 体材料，在基材上印刷 / 干燥 / 烧结（烘焙）而形成 厚膜电路。厚膜电路本身并非新的技术，从 20 世纪 70 年代起就广泛应用与某些领域中。现在使用的厚 膜电路根据使用的材料可分为陶瓷系和有机材料系
图15 RTR化干燥烧结炉[エヌワイエ工业(株)]
（聚合物系）两种类型。 陶瓷系厚膜电路是在陶瓷基材上印刷烧结，以 玻璃等无机材料为粘结剂的导体油墨。导体材料除 了Ag以外还有Au、Pt和Pd等。陶瓷系厚膜电路具有 高耐热性的稳定特性，但是因为制造成本高，只限 应用于需要高可靠性的混合集成电路（ IC ）或电源 电路等用途中。在陶瓷厚膜电路中早已形成了直接 电阻或者电容，而且已经标准化。 最近可印刷电子用的主体是聚合物系的厚膜电 路。在聚合物系厚膜电路中，在有机树脂系的基材 （硬质、挠性）上使用塑料树脂为粘结剂。导体几乎 都是Ag粒子和碳粒子，虽有一部分使用Ni粒子等，但 由于导电性，粒子表面上还要涂覆Ag涂层。 图 16 表示了厚膜电路导体的导电机理。一般 的厚膜电路用导体油墨是导电性粒子与粘结剂的混 合，再通过添加适当的有机溶剂，调整到适合于印 刷的黏度。在基板上印刷导体油墨，在干燥工程中 除去溶剂。接着在更高的温度下烧结（烘焙），使 粘结剂树脂进行交联反应，整体收缩，对导电性例 子施加压缩应力，进而互相紧密的挤压。
4 高精细低电阻厚膜导体电路
上面介绍了高功能厚膜印刷电路技术以及与传 统的厚膜印刷电路技术和传统的蚀刻铜箔的电路技 术的比较。下面就以可印刷电子为中心的高功能厚
图14 RTR化的丝网印刷机[エヌワイエ工业(株)]
膜印刷电路技术进行叙述。
4.1
厚膜电路导体
电子电路的根本是导体。 Ag 等导体粒子与粘结
图17
丝网印刷形成的微细线路图形，
线宽20 µm【マイクロテツク(株)】
4.2
高导电性电路的形成
改善厚膜电路的低导电率和析像清晰度等缺点
图19 无粘结剂层厚膜导体电路的结构
17
的努力一直在继续进行，最近两三年取得了很大进 步。在陶瓷系厚膜电路的情况下，出现了所谓非熔 化烧结导体胶（Fritless Paste）。这种导体胶没有阻
图 20 表示了这种获得的无粘结剂厚膜导体（ A 胶）与传统的聚合物系厚膜导体（B胶）的导体电阻 的比较。在图20中，形成长度100 mm的导体时，导
Printed Circuit Information 印制电路信息 2009 No.11 … … … …
… … … … Summarization & Comment … … … … … … … … … … … … … … … … … …
3.5
低环境负荷
厚膜印刷工艺是一种加成工艺，只是在必要的
部分赋予必要材料的技术。加成工艺与蚀刻加工的减 成工艺（Subtractive Process，蚀刻除去全面材料上的 不必要的材料）是完全相反的方向。此外，铜箔电路 的形成中使用以抗蚀刻为主的各种辅助材料，而在加 工厚膜电路的工艺中几乎没有必需的辅助材料。表2 和表3分别表示了铜箔电路双面贯通孔工艺和厚膜电 路双面贯通工艺中使用的辅助材料和废弃物。由表3 可知厚膜印刷工艺对环境的负荷小。由于没有排出废
综 述 与 评 论
人们还担心无熔化烧结的方法并不适用于直接 聚合物系的厚膜电路。金属粒子的温度远远高于聚 酰亚胺等耐热性塑料树脂，有机材料基材也不耐热 的处理工艺。于是开发了利用有机金属化合物的还 原分解反应的低温烧结工艺，例如有机 Ag 化合物粉 末分散在适当的溶剂中形成的导电胶，丝网印刷导 电胶，如果在还原环境中烘焙，则会分解形成金属 Ag，在这种过程中；Ag粒子之间在接触点融合，形 成金属键。如果这样，还会增大导电性粒子之间的 接触面积，进而增大实质导体的截面积。如果微细 的设定导电性粒子的粒径分布，则会缩短电子的移 动路径。但是这样获得的无粘结剂的厚膜导体，由 于与基材的亲和性未必良好，希望设置如图 19 所示 的适当的粘结层，或者预先施行适当的表面处理。
图22 微细电路形成例，最小线宽50µm(エヌワイ工业)
路已经达到线宽30 µm微细图形的量产水平。图22是 微细电路形成示例，最小线宽为50 µm，图形边缘非 常锐利清晰。按照这种水平，与通常蚀刻加工铜箔 的电路相比较，至少电路精细度毫不逊色。如果能 够进一步改善导体胶，那么形成20 µm以内的线宽将 会很快成为现实。
… … … … Summarization & Comment … … … … … … … … … … … … … … … … … …
液，无需获得地方管理部门等许可（当然不是完全不 要许可，处理材料设备、作业环境等需要通常的管 理，根据情况有必要接受许可）。
16
项目 印刷 wenku.baidu.com燥烘焙
综 述 与 评 论