图解半导体制程概论1
图解半导体逻辑IC制程
图解半导体逻辑IC制程电子机器的动作所必需的内部信号处理人致可以分为模拟信号处理和数字信号处理。
处理前者的是模拟用半导体器件,处理后者的数字信号处理的就是逻辑IC,逻辑IC中也有很多种类。
IC、LSI在制造程序上大致分为双极系列和MOS系列,还可以再分为混合两者的BiCMOS 等复合型。
逻辑IC是执行数字信号处理的IC、LSI,双极系列(也就是双极逻辑)现在只有TTL和ECL, 因此提及逻辑IC时,一般可以视为指CMOS逻辑系列以及BiCMOS系列。
而且,逻辑IC也可分为(1)通用逻辑、通用MPU之类的标准品:(2) ASIC (特殊用途用IC);(3)配合本公司规格开发的定制LSI专用产品这几类。
ASIC nJ"以分成ASCP (顾客专用品)和ASSP (待业专用品),ASCP还能进一步细分成门阵列(GA)、可现场编程式门阵列(FPGA)、标准单元(SC)、嵌入式单元阵列(ECA)等。
但是,即使是完全的定制IC,但通讯用或数码家电、车载系统中基本使用的电路及构件等都是相同的,开发上的平台大都由半导体生产厂家准备。
通过以平台为基础进行设计,可以缩短开发时间。
像这样定制IC和ASIC的界限没有明确区分,有时也将定制IC作为通用产品进行销售,由此可见,目前情况下这样的分类是非常困难的。
逻辑IC中有被称为MPR (niiciopenpheral:微控制器周边设备)的器件。
这是和于硬盘、图像处理、打印机等,主要用于计算机周边设备的专用LSI。
各机器生产厂家大都采用ASIC 的方法进行开发,和上述一样很难做出明确的分类。
逻辑IC可以分为制造工艺、应用领域、设计方法等3种,因此分类越来越困难。
逻辑IC、LSI的分类O双极逻辑IC、LSITTL (Transistor Transistor Logic)目前,只有部分生产厂家在生产,市场也在不断缩小。
ECL(Enutter Coupled Logic)通过把NPN双极晶体管放在非饱和区域使用,并缩小理论振幅来获得高速特性,可用于要求高速性的IC测试器、通讯用等。
半导体制造流程99页PPT
56、极端的法规,就是极端的不公。 ——受 自由了 。—— 毕达哥 拉斯 58、法律规定的惩罚不是为了私人的 利益, 而是为 了公共 的利益 ;一部 分靠有 害的强 制,一 部分靠 榜样的 效力。 ——格 老秀斯 59、假如没有法律他们会更快乐的话 ,那么 法律作 为一件 无用之 物自己 就会消 灭。— —洛克
60、人民的幸福是至高无个的法。— —西塞 罗
56、书不仅是生活,而且是现在、过 去和未 来文化 生活的 源泉。 ——库 法耶夫 57、生命不可能有两次,但许多人连一 次也不 善于度 过。— —吕凯 特 58、问渠哪得清如许,为有源头活水来 。—— 朱熹 59、我的努力求学没有得到别的好处, 只不过 是愈来 愈发觉 自己的 无知。 ——笛 卡儿
拉
60、生活的道路一旦选定,就要勇敢地 走到底 ,决不 回头。 ——左
半导体制造工艺流程_图文
SiO2 P+
AL
N+ N-epi
P-SUB
Al P+
主要制程介绍
矽晶圓材料(Wafer)
圓晶是制作矽半導體IC所用之矽晶片,狀似圓 形,故稱晶圓。材料是「矽」, IC( Integrated Circuit)厂用的矽晶片即為 矽晶體,因為整片的矽晶片是單一完整的晶體 ,故又稱為單晶體。但在整體固態晶體內,眾 多小晶體的方向不相,則為复晶體(或多晶體 )。生成單晶體或多晶體与晶體生長時的溫度 ,速率与雜質都有關系。
外延层电阻
SiO2
R
N+
R
P+
P
P+
N-epi
P-SUB
集成电路中电阻5
MOS中多晶硅电阻
多晶硅
SiO2氧化层Si源自其它:MOS管电阻集成电路中电容1
SiO2 P+
A-
N+E P+-I
N+-BL P-SUB
B+
A-
B+
N P+ Cjs
发射区扩散层—隔离层—隐埋层扩散层PN电容
集成电路中电容2
N+
後段backend构装packaging测试制程initialtestandfinaltest一晶圆处理制程晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件如电晶体电容体逻辑闸等为上述各制程中所需技术最复杂且资金投入最多的过程以微处理器microprocessor为例其所需处理步骤可达数百道而其所需加工机台先进且昂贵动辄数千万一台其所需制造环境为为一温度湿度与含尘particle均需控制的无尘室cleanroom虽然详细的处理程序是随著产品种类与所使用的技术有关
半导体制程简介PPT课件讲义教材
高温电弧炉还原
无水氯化氢
馏
纯
化
3-7cm块状硅块 (99.9…9%)
多晶硅棒
SiHCl3
敲碎
氢气还原及CVD法
单晶生长技术
◆ 柴氏长晶法 : 82.4% ◆ 磊晶法 : 14.0% ◆ 浮融带长晶法 : 3.3% ◆ 其它 : 0.2%
(1993年市场占有率)
长晶程序(柴式长晶法)
硅金属及掺杂质的融化 颈部 (Meltdown)
半导体制程简介
半导体制造流程
Front-End 晶圆制造 晶圆针测
Back-End
封装
测试
晶粒(Die)
成品
半导体制程分类
◆ I. 晶圆制造 ◆ II.晶圆处理 ◆ III.晶圆针测 ◆ IV.半导体构装 ◆ V.半导体测试
I.晶圆制造
晶圆制造流程
晶圆材料
多晶硅 原料制造
单晶 生长
晶圆 成形
(C)
已显影光阻 (E)
薄膜
二氧化硅
晶圆
显影
(D)
(F)
晶圆 蚀刻
晶圆 离子植入
参杂物
晶圆 去除光阻
IC制程简图(三)
(G)
金属层
(I)
晶圆
金属沉积
(H)
(J)
晶圆 微影制程
晶圆 金属蚀刻
晶圆 去除光阻
III.晶圆针测
晶圆针测示意图
探针卡 针测机
晶圆针测流程图
晶圆生产 Wafer processing
◆ 晶棒黏着 ◆ 切片 ◆ 晶圆清洗 ◆ 规格检验
内径切割机
晶边圆磨(Edge contouring)
◆ 目的
防止晶圆边缘碎裂 防止热应力之集中 增加光阻层在边缘之平坦度
半导体制程简=PPT课件
– 另外,在去除光 阻止后,通常还 需要有一步清洗, 以保证晶园表面 的洁净度。
-
30
2.7 金属蚀刻
• Metal Etch
– 金属蚀刻用于制作芯片中的金属导线。 – 导线的形状由Photo制作出来。 – 这部分工作也使用等离子体完成。
-
31
2.8 薄膜生长
– Develop & Bake
• 曝光完毕之后,晶园送回Track进行显影,洗掉被曝 过光的光阻。
• 然后再进行烘烤,使没有被洗掉的光阻变得比较坚硬 而不至于在下一步蚀刻的时候被破坏掉。
-
24
2.4 酸蚀刻
• Acid Etch
– 将没有被光阻覆盖的薄膜腐蚀掉,是酸蚀刻的 主要任务。
– 蚀刻完毕之后,再将光阻洗去。
• 一般而言通常使用 正光阻。只有少数 层次采用负光阻。
-
20
• 曝光
– Exposure
• 曝光动作的目的是将光罩上的图形传送到晶园上。 • 0.13um,0.18um就是这样做出来的。 • 曝光所采用的机台有两种:Stepper和Scanner。
-
21
• 左图是当今 市场占有率 最高的ASML 曝光机。
半导体制程简介
——芯片是如何制作出来的
-
1
基本过程
• 晶园制作 – Wafer Creation
• 芯片制作 – Chip Creation
• 后封装 – Chip Packaging
-
2
第1部分 晶园制作
-
3
1.1 多晶生成
• Poly Silicon Creation 1
– 目前半导体制程所使用的主要原料就是晶园 (Wafer),它的主要成分为硅(Si)。
半导体封装制程与设备材料知识介绍ppt课件
Tester
Digital
Credence
SC312
Digital
Teradyne
J750
Mix-Signal Credence
Quartet one and one+
Mix-Signal HP
HP93000 P600
Mix-Signal HP
HP93000 C400
Mix-Signal Teradyne
Die Attach (上片)
Deposition (沉积)
WireBonding (焊线)
Wafer Inspection (晶圆检查) 前段結束
Molding (塑封)
Laser mark (激光印字)
Laser Cut & package saw Testing
(切割成型)
(测试)
Package (包装)
D/D FORMING
VENDOR
E&R TECA-PRINT
GPM 鈦昇 VANGUARD AMS YAMADA GPM YAMADA GPM
MODEL
E&R PR-601 SE+SE39+SE36+SE45 BLAZON-2600 VAI6300 AMS1500i CU-1028-1 SE00+SH01+SH02+SE07 CU-1029-1 SEH01+SH02+SH25
Pack
封裝型式
Shape
Typical Features
Material Lead Pitch No of I/O
Plastic
1.27 mm (50miles) 2 direction
半导体工艺流程简介ppt
半导体工艺流程的成就与挑战
进一步缩小特征尺寸
三维集成技术
绿色制造技术
智能制造技术
未来半导体工艺流程的发展趋势
01
02
03
04
THANKS
感谢观看
互连
通过金属化过程,将半导体芯片上的电路元件连接起来,实现芯片间的通信和电源分配功能。
半导体金属化与互连
将半导体芯片和相关的电子元件、电路板等封装在一个保护壳内,以防止外界环境对芯片的损伤和干扰。
封装
对封装好的半导体进行功能和性能的检测与试验,以确保其符合设计要求和实际应用需要。
测试
半导体封装与测试
半导体工艺流程概述
02
半导体制造步骤-1
1
半导体材料的选择与准备
2
3
通常使用元素半导体,如硅(Si)、锗(Ge)等,或化合物半导体,如砷化镓(GaAs)、磷化铟(InP)等。
材料类型
高纯度材料对于半导体制造至关重要,杂质含量需要严格控制。
纯净度要求
材料应具有立方、六方或其他特定晶体结构。
晶格结构
蚀刻
使用化学试剂或物理方法,将半导体基板表面未被光刻胶保护的部分进行腐蚀去除。根据蚀刻方法的不同,可以分为湿蚀刻和干蚀刻两种。
去胶
在完成蚀刻后,使用去胶液等化学试剂,去除光刻胶。去胶过程中需要注意控制温度和时间,以避免对半导体基板造成损伤或污染。
半导体的蚀刻与去胶
05
半导体制造步骤-4
金属化
通常使用铝或铜作为主要材料,通过溅射、蒸发或电镀等手段,在半导体表面形成导线图案。
涂布
在半导体基板上涂覆光刻胶,使其覆盖整个基板表面。通常使用旋转涂布法,将光刻胶滴在基板中心,然后通过旋转基板将其展开并涂布在整个表面上。
半导体制造概论(完整流程详解)
半导体制造概论(完整流程详解)近几年來,随着电子科技、网路等相关技术的进步,以及全球电子市场消费水平的提升,个人计算机、多媒体、工作站、网路、通信相关设备等电子产品的需求激增,带动整个世界半导体产业的蓬勃发展,而在台湾,半导体业更俨然成为维系国家经济动脉的一个主力。
基本上半导体制造为一垂直分工细密且高附加价值的产业,其快速的成长也会带动其他外围产业的繁荣,下图所示为一典型的半导体产业体系架构。
在这个体系中,半导体制造,也就是一般所称的晶圆加工(Wafer fabrication),是资金与技术最为密集之处,伴随着晶圆加工的上游产业则包括产品设计(IC design)、晶圆制造(Wafer manufacture)、以及光罩(Photo mask)制造等,下游产业则更为庞大,其中包括一般所称半导体后段制程(Back-end processes)的IC 封装(Packaging)、测试(T esting)、包装(Assembly ),以及外围的导线架制造(Lead-frame manufacture )、連接器制造(Connector manufacture)、电路板制造(Board manufacture)等,此一结合紧密的产业体系,形成了今日台湾经济命脉之所系。
一、IC 设计(IC design)二、晶圆制造(Wafer manufacture)(一)长晶(CRYSTAL GROWTH)长晶是从硅砂中(二氧化硅)提煉成单晶硅,其制造过程是将硅石(Silica)或硅酸盐(Silicate)如同冶金一样,放入爐中熔解提煉,形成冶金级硅。
由于冶金级硅中尚含有杂质,因此,必须再用分馏及还原的方法将其纯化,形成电子级硅。
虽然电子级硅所含的硅的纯度很高,可达99.9999 99999 %,但是结晶方式还是很杂亂,又称为多晶硅,必须重排成单晶结构才可,因此再将电子级硅置入坩埚内加温融化,其系先将温度降低至一设定点,再以一块单晶硅为『晶种』,置入坩埚内,让融化的硅沾附在晶种上,再将晶种以边拉边旋转方式抽離坩埚,而沾附在晶种上的硅亦随之冷凝,形成与晶种相同排列的结晶。
半导体制造工艺流程课件
04
半导体制造的后处理
金属化
01
02
03
金属化
在半导体制造的后处理中 ,金属化是一个关键步骤 ,用于在芯片上形成导电 电路。
金属材料
通常使用铜、铝、金等金 属作为导电材料,通过物 理或化学沉积方法将金属 薄膜沉积在芯片表面。
连接电路
金属化过程将芯片上的不 同元件连接成完整的电路 ,实现电子信号的传输和 处理。
高纯度材料
半导体制造需要使用高纯度材料,以确保芯片的性能和可 靠性。然而,高纯度材料的制备和加工难度较大,需要克 服许多技术难题。
制程控制
半导体制造过程中,制程控制是至关重要的。制程控制涉 及温度、压力、流量、电流、电压等众多参数,需要精确 控制这些参数以确保芯片的性能和可靠性。
环境影响
能源消耗
半导体制造是一个高能耗的过程 ,需要大量的电力和能源。随着 半导体产业的发展,能源消耗也 在不断增加,对环境造成了很大 的压力。
废弃物处理
半导体制造过程中会产生大量的 废弃物,如化学废液、废气等。 这些废弃物如果处理不当,会对 环境造成很大的污染和危害。
碳排放
半导体制造过程中的碳排放也是 一个重要的问题。减少碳排放是 半导体产业可持续发展的关键之 一。
未来发展趋势
先进封装技术
随着摩尔定律的逐渐失效,先进封装技术成为半导体制造的重要发展方向。通过将多个 芯片集成在一个封装内,可以实现更小、更快、更低功耗的芯片系统。
沉积薄膜质量
影响沉积薄膜质量的因素包括反应温度、气体流量、压强等,需通 过实验优化获得最佳工艺参数。
外延生长
外延生长目的
在半导体材料表面外延生长一层单晶层,用 于扩展器件尺寸、改善材料性能和提高集成 度。
最新半导体工艺基础[1]ppt课件
t
x2
式中假定D为常数,与杂质浓度 N( x, t )无关,x 和 t 分别表示位置和扩散时间。针对不同边界条件求出 方程的解,可得出杂质浓度 N 的分布,即 N 与 x 和 t 的 关系。
两种扩散方式 恒定表面源扩散 有限表面源扩散
集成电路及微机械加工技术
20 重庆大学光电工程学院
A、恒定表面源扩散
一维情况下,单位时间内垂直扩散通过单位面积的粒子 数——即扩散流密度jp( x, t )与粒子的浓度梯度成正比。
jp(x,t)DdN d(xx,t)
扩散系数D与温度T(K)之间有如下指数关系:
D = D∞e —ΔE/kT
集成电路及微机械加工技术
18 重庆大学光电工程学院
(二)、费克第二定律——扩散方程
对硅而言,Au、Ag、Cu、Fe、Ni 等半径较小的杂质原子 按间隙式扩散,而 P、As、Sb、B、Al、Ga、In 等半径较大的 杂质原子则按替位式扩散,间隙式扩散的速度比替位式扩散的
速度快得多。
集成电路及微机械加工技术
17 重庆大学光电工程学院
§1.3 扩散系数与扩散方程 (一)、费克第一定律——扩散定律
S
x xx
体积元内杂质变化量:
N x , t t N x , t S x j x x , t j x , t S x
N (tx,t) j( x x ,t)D 2N x (2 x,t)
集成电路及微机械加工技术
19 重庆大学光电工程学院
N(x,t)D2N(x,t)
硼注入
PWELL推进
注入预氧
漂光
集成电路及微机械加工技术
11 重庆大学光电工程学院
N-
PSD硼注入
NSD光刻
半导体制造流程PPT课件
2019/9/10
3
晶圆处理制程
融化(MeltDown)
颈部成长(Neck Growth)
晶柱成长制程
晶冠成长(Crown Growth)
晶体成长(Body Growth)
尾部成长(Tail Growth)
2019/9/10
4
晶圆处理制程
切片 (Slicing)
圆边 (Edge Polishin
2019/9/10
16
晶圆处理制程
• 离子注入是另一种掺杂技术,离子注入掺杂也分为两 个步骤:离子注入和退火再分布。离子注入是通过高 能离子束轰击硅片表面,在掺杂窗口处,杂质离子被 注入硅本体,在其他部位,杂质离子被硅表面的保护 层屏蔽,完成选择掺杂的过程。进入硅中的杂质离子 在一定的位置形成一定的分布。通常,离子注入的深 度(平均射程)较浅且浓度较大,必须重新使它们再分 布。掺杂深度由注入杂质离子的能量和质量决定,掺 杂浓度由注入杂质离子的数目(剂量)决定。
• 一个现代的IC含有百万个以上的独立组件,而其尺寸通 常在数微米,在此种尺寸上,并无一合适的机械加工机 器可以使用,取而代之的是微电子中使用紫外光的图案 转换(Patterning),这个过程是使用光学的图案以及光感 应膜來将图案转上基板,此种过程称为光刻微影 (photolithography)
2019/9/10
11
晶圆处理制程
曝光(exposure) • 在光刻微影过程,首先为光阻涂布,先将适量光阻滴上基
板中心,而基板是置于光阻涂 布机 的真空吸盘上,转盘 以每分钟數千转之转速,旋转30-60秒,使光阻均匀涂布 在 基板上,转速与旋转时间,依所需光阻厚度而定。 • 曝照于紫外光中,会使得光阻的溶解率改变。紫外光通过 光罩照射于光阻上,而在光照及阴影处产生相对应的图形 ,而受光照射的地方,光阻的溶解率产生变化,称之 为光 化学反应, 而阴影处的率没有变化,这整个过称之为曝光 (exposure)。
图解光电半导体制程概论.
发 光 二 极 管 的 结 构
主要LED用半导体的种类
发光二极管的动作原理
可见光LED的种类和使用方法 可见光LED属于诉诸于视觉的器件,因此针对颜色、形状、结构有各种 种类 ★LED灯 指用透明树脂等封住GaP及GaAsP、GaP∣As等构成的LED芯片器件。 发光的部分主要呈圆屋顶形状,可以根据用途转变为三角形、四角形、 凸形等。如果是高亮度LED的话,则可以获得5cd(烛光)以上的光量。 用途 汽车用停止灯、铁路用信号机、道路信息板等
光电二极管的图形记号
光电二极管的动作原理
• •
• • • • •
• • •
★太阳电池 利用光电二极管,将光能量变换为电气能量的器件即为太阳电池。 如果加了正向电 压其电压仍然较低的话,由于电位势垒存在空乏层,因此光照射而产生的自由电子和 空穴对会分离,在正向电压状态下会流出输出电流。在要求较高变换效率的用途中, 使用单结晶硅或化合物半导体的GaAs等,在即使变换效率某种程度上较低,但要求大 面积、低价格的用途中,使用非晶质硅等。 用途 钟、电子计算器 太阳光发电系统 ★光电晶体管 可以视为光电二极管中安装放大器的晶体管。 形成基极、集电极的PN接合是一种感 光的二极管。通过光,在这个接合面产生的光电流将向发射极流动。通过晶体管的放 大作用,这种发射极电流将放大到最初光电流的几百倍。 用途 光电传感器 光电开关
★SMD LED灯的外观 SMD LED是一种和一般的圆形LED灯相比,以小型薄型为特征的 表面安装用器件。由于近年来电子设备小型化,需要急速D灯的外观
★白色LED 为了用LED作全色显示,必须采用发出3原色(红色、绿色、蓝色)光的 LED。白色LED就是将各种发光芯片内置在1个封装内的器件。此外,还 有在蓝色LED里内置补色荧光体,用蓝色以及蓝色能量激起的补色来发 出白色光的器件。 用途 全色液晶面板用背景光、低耗电灯 ★LED显示器 指将LED芯片固定在印刷基板及金属引线上,用成形的树脂外壳封住数 字及文字的器件。7段数字显示显器为代表器件。 用途 .TV、TVR .音响 .家用电器 .OA设备
《半导体制程简介》PPT课件
– 8’的晶园采用Notch。
• 12’, 16’,…… Wafer
– 采用Notch,为什么呢?——猜想。
1.4 晶园抛光
• Lapping & Polishing
– 切片结束之后,真正成型的晶园诞生。 – 此时需要对晶园的表面进行一些处理——抛光。 – 主要的步骤有以下几步:
Epi(p/p+) Wafer
p+
- >10um DZ - COP free surface
COP(typical grown-in defect)
BMD(Body Micro Defects)
- Grown-in defect free in device active layer
- Controllable intrinsic gettering ability
• 机械研磨(使用氧化铝颗粒) • 蚀刻清洗(使用硝酸、醋酸、氢氧化钠) • Wafer抛光(化学机械研磨,使用硅土粉) • 表面清洗(氨水、过氧化氢、去离子水)
1.5 晶园外延生长
• Wafer Epitaxial Processing
– 经过抛光,晶园表面变得非常平整,但是这个 时候还不能交付使用。
Affect of COP on Device Performance
Wiring
Gate Capacitor
STI
Source
COP in subsurface
Drain STI
COP in top surface
Si Substrate
COP causes current leakage failure in device
1) Crystal growth technology -N-doped and heat control
半导体制造工艺流程图文
激光技术
激光技术在半导体制造中主要用于材料加工、表面处理和 检测等领域。
通过高能激光束对材料表面进行快速加热和冷却,可以实 现高精度和高效率的加工和表面处理。
激光技术在半导体制造中主要用于划片、打标和表面处理 等方面。
04 制造工艺中的设备与材料
通过控制反应气体和温度等参数,可以在硅片 上形成均匀、连续和高质量的薄膜。
常用的化学气相沉积技术包括热化学气相沉积、 等离子增强化学气相沉积和金属有机化学气相 沉积等。
物理气相沉积
物理气相沉积是一种利用物理过程在硅片上沉积薄膜 的方法。
通过控制气体流量和能量等参数,可以在硅片上形成 具有高附着力和致密性的薄膜。
光刻与刻蚀、离子注入和化学机械平坦化等步骤。
这些步骤的精确控制对于制造高性能、高可靠性的半导体器件
03
至关重要。
晶圆制备
01
02
03
晶圆制备是半导体制造 工艺的起始步骤,涉及 切割和研磨单晶硅锭, 以获得平滑、无缺陷的
晶圆表面。
晶圆制备过程中,需要 严格控制温度、压力和 化学试剂的浓度,以确 保晶圆的表面质量和几
03 制造工艺中的关键技术
真空技术
01
真空技术是半导体制造中不可或缺的关键技术之一,主要用 于制造薄膜和清洗表面。
02
在真空环境下,可以控制各种物理和化学过程,从而实现高 质量的薄膜沉积和表面处理。
03
常用的真空技术包括真空蒸发、溅射和化学气相沉积等。
化学气相沉积
化学气相沉积是半导体制造中常用的方法之一, 用于在硅片上沉积各种薄膜材料。
制造工艺设备
清洗设备
用于清除晶圆表面的杂质和污 染物,确保表面的洁净度。
半导体制程概论萧宏
Hong Xiao, Ph. D.
12
第12页 ,共167页。
應用 : 微鏡面(Micro-mirror)
• 數位投影顯示 • 鋁—鈦合金 • 小晶粒 ,高反射力 • “家庭劇院 ”
Hong Xiao, Ph. D.
13
第13页 ,共167页。
應用 : 融合(Fuse)
或Co接觸之處形成 – 濕式蝕刻製程剝除未反應的Ti 或 Co – 選擇性的再次退火以增加傳導率
Hong Xiao, Ph. D.
19
第19页 ,共167页。
自我對準的鈦金屬矽化物的形成步驟
Ti-
多晶矽匣極
n+ n-
匣極氧化層 n- n+
鈦沉積
Ti TiS2i
多晶矽匣極
TiS2i TiS2i
n-
n-
Si 小開口的接觸窗 , 使用PVD填入金 屬的情形
第41页 ,共167页。
Al·Cu
W SiO 2
Si
使用CVD鎢填入
小開口的接觸窗
41
鎢 CVD
• WF6 為鎢的源材料 • 和SiH4 反應形成核層(nucleation layer) • 和H2 反應形成巨量的鎢沉積 • 需要一層氮化鈦來幫助鎢的黏附
Hong Xiao, Ph. D.
35
第35页 ,共167页。
氮化鈦
• 阻擋層
– 防止鎢擴散
• 附著層
– 幫助鎢附著在氧化矽的表面
• 抗反射層鍍膜 (ARC)
– 降低反射率和改進金屬圖案化微影技術的解 析度
– 防止小丘狀突出物和控制電遷移
• 可以藉由PVD 和 CVD製程來沉積
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
图解半导体制程概论(1)第一章半导体导论█半导体的物理特性及电气特性【半导体】具有处于如铜或铁等容易导电的【导体】、与如橡胶或玻璃等不导电的【绝缘体】中间的电阻系数、该电阻比会受到下列的因素而变化。
如:杂质的添加·温度光的照射·原子结合的缺陷█半导体的材料硅(Si)与锗(Ge)为众所周知的半导体材料.这些无素属于元素周期素中的第IV族,其最外壳(最外层的轨道)具有四个电子.半导体除以硅与锗的单一元素构成之处,也广泛使用两种以上之元素的化合物半导体.●硅、锗半导体(Si、Ge Semiconductor)单结晶的硅、其各个原子与所邻接的原子共价电子(共有结合、共有化)且排列得井井有条。
利用如此的单结晶,就可产生微观性的量子力学效果,而构成半导体器件。
●化合物半导体(Compound Semiconductor)除硅(Si)之外,第III族与第V族的元素化合物,或者与第IV族元素组成的化合物也可用于半导体材料。
例如,GaAs(砷化镓)、Gap(磷化砷)、AlGaAs(砷化镓铝)、GaN(氮化镓)SiC(碳化硅)SiGe(锗化硅)等均是由2个以上元素所构成的半导体。
█本征半导体与自由电子及空穴我们将第IV族(最外层轨道有四个电子)的元素(Si、Ge等),以及和第IV族等价的化合物(GaAs、GaN等),且掺杂极少杂质的半导体的结晶,称之为本征半导体(intrinsic semiconductor)。
●本征半导体(intrinsic semiconductor)当温度十分低的时候,在其原子的最外侧的轨道上的电子(束缚电子(bound electrons)用于结合所邻接的原子,因此在本征半导体内几乎没有自由载子,所以本征半导体具有高电阻比。
●自由电子(free electrons)束缚电子若以热或光加以激发时就成为自由电子,其可在结晶内自由移动。
●空穴(hole)在束缚电子成为自由电子后而缺少电子的地方,就有电子从邻接的Si原子移动过来,同时在邻接的Si原子新发生缺少电子的地方,就会有电子从其所邻接的Si原子移动过来。
在这种情况下,其与自由电子相异,即以逐次移动在一个邻接原子间。
缺少电子地方的移动,刚好同肯有正电荷的粒子以反方向作移动的动作,并且产生具有正电荷载子(空穴)的效力。
█ 添加掺杂物质的逆流地导体与电子及空穴将第V族的元素(最外层的轨道有五个电子)添加在第IV族的元素的结晶,即会形成1个自由电子且成为N型半导体。
将第Ⅲ族的元素(最外层的轨道有三个电子)添加在第IV族的元素的结晶,即会产生缺少一个电子的地方且成为P型半导体。
●N型半导体(N type Semiconductor)N型半导体中,自由电子电成为电流的主流(多数载了),并将产生自由电子的原子,称为“施体(donor)“。
施体将带正电而成为固定电荷。
不过也会存在极少的空穴(少数载子)。
作为N型掺杂物质使用的元素有:P 磷;As 砷;sb 锑●P型半导体(P type Semiconductor)在P型半导体中,空穴成为电流的主流(多数载子),并将产生空穴的原子,称为“受体(acceptor)”。
受体将带负电而成为固定电荷。
不过也会存在极少的自由电子(少数载子)。
作为P型掺杂物质使用的元素有:B 硼;in 锌█漂移电流及扩散电流流动于半导体体中的电流有两种:漂移电流与扩散电流。
MOS型半导体中漂移电流起着很重要的作用,而双极型半导体中扩散电流的作用很重要。
●漂移电流(drift current)与电阻体(哭)相同,由于外加电压所产生的电场,因电子和空穴的电性相吸引而流动所产生的电流。
场效应管(FET)内流动的电流称为漂移电流。
●扩散电流(diffusion current)将P型半导体与N型半导体接合且加电压。
如电子从N型半导体注入到P型半导体,而空穴从P型半导体注入到N型半导体,即电子和空穴因热运动而平均地从密度浓密的注入处移动到密度稀薄的地方。
以这样的结构所流动的电流称为扩散电流。
在双极性(双载子)晶体管或PN接合二极管,扩散电流为主体。
█ PN接合和势垒在接合前,由于P型半导体存在与受体(负离子化原子)同数的空穴,而N型半导体存在与施体(正离子化原子)同数的电子,并在电性上成为电中性。
将这样的P型半导体和N型半导体接合就会产生势垒。
●接合前为中性状态接合前,在P型半导体存在着与受体(负离子化原子)同数的空穴,而N型半导体即存在着与施体(正离子化原子)同数的电子,并在电性上成为电中性。
●空乏层与势垒(depletion layer&potential barrier)将P型与N型半导体接合时,由于P型与N型范围的空穴及电子就相互开始向对方散。
因此在接合处附近,电子和空穴再接合后就仅剩下不能移动的受体与施体。
该层称为“空乏层”。
由于该空乏层会在PN接合部会产生能差,故将该能差称为“势垒”。
█ PN接合面的电压及电流特性如外加电压到PN接合处,使电流按照外加电压的方向(正负极)流通或不流通。
这是二极管基本特性。
●外加正相电压到PN接合面从外部在减弱扩散电位的方向(正极在P型而负极在N型)外加电压时,PN接合面的势垒就被破坏了,空穴流从P型半导体注入N型半导体,电子流则从N型半导体注入P型半导体,而扩散电流得以继续流动。
电流流动的方向就称为“正向”。
● 外加反向电压到PN接合面另一方面,从外部所外加的电压的极性与上述相反(负极为P型而正极为N型),在接合面使势垒变成需要再加上外部电位VR,其结果使空乏层的宽度更扩大。
在这种情况下,反向电流几乎不会流通,我们将这个方向称为[反向](inverse)█MOS(金属氧化物半导体)结构在M(金属)-O(氧化物)-S(半导体)的三明治型结构的半导体与金属电极间外加电压,就能使氧化层下的半导体表面的极性加以反转。
●给MOS三明治型结构上外加电压在MOS三明治型结构上,金属电极相对于P型半导体的情况下,外加正电压,对N型半导体外加负电压,就会形成与PN接合面相同的现象,也就是最初在氧化膜下会产生空乏层(depletion layer)。
●反转层(reversion layer)针对投送化膜下为P型半导体的情况,如果再提高电压,就会累积电子,若是N型半导体则会累积空穴,我们称此层为“反转层”。
MOS型场效应管就是利用这个层,作为一个切换开关。
这是因为改变外加电压,就可使此电路产生切换的转换(开关)功用。
█掺杂物质的选择性扩散如果用不纯物的原子置换结晶中的硅(4价)原子的一部分,即能制造P型(3价的掺杂元素:注入硼等),或者N型(5价的掺杂元素:注入磷等)半导体。
注入掺杂有以下方法:1、热扩散法(Thermal Diffusion Method)使用气体或固体作为杂质扩散源,并将单结晶基板(晶圆)放入扩散炉中加热(约1000℃),杂质就因扩散而掺入到硅结晶中。
P型掺杂物使用硼,而N型掺杂物为磷、砷等。
单结晶中的掺杂物浓度或浓度分布可由增减温度、时间、气体流量来加以控制。
2、离子注入法(Ion-injection Method)将气体状的不纯物加以离子化,且用质量分析器将所注入的元素加以分离,并用电场作加速而打入半导体基板。
若使用该注入方法,就能将不纯物浓度做精密控制,注入到目标位置和深度。
但如果单是注入不纯物,仍无法显现P型、N型的性质,还必须有后续烧钝(退火)来将晶格中的硅原子加以置换为掺杂物原子的过程。
通过扩散来改变半导体的极性时,必须将浓度提升为比原来素材的不纯物浓度高,而且应使不纯物扩散。
在扩散工程中只能操作增加浓度的方向。
3、气相成长法(epitaxial growth method)这种方法如同在结晶基板接枝那样,使结晶成长的气相成长法(vaporphase growth method)。
将晶圆在反应容器内加温至高温(约1200℃)并将掺杂物气体与硅烷气体(SiH4)、氢混合,流通适量,就能在结昌基板上长成具有目的性极性和不纯物浓度的单结晶,且能做成比基板不纯物浓度更低的层或极性相反的层。
█氧化膜(SiO2)在半导体器件的制造上,氧化膜具有极为重要的作用。
其被利用为MOS晶体管的栅极氧化膜、PN 接合部的保护膜、那时质扩散的光罩。
制造氧化膜的代表例有:热氧化法及气相成长法(CVD法)。
●热氧化法(Thermal Oxide Method)将硅晶圆的表面用高温氧气或水蒸气氧化加以氧化生成。
由于可形成细密的氧化膜,因此被用于MOS晶体管的栅极氧化层、钝化层(passivation film,or passivation layer)。
用氧化所形成的膜厚度可由温度、时间、或者水蒸气的流量加以控制。
●气相成长法(CVD法)(CVD:Chemical Vapor Deposition,化学气相沉积)这是在高温的反应炉内帽硅烷气体沉积在晶圆表面的方法,这包括常压CVD法(1大气压)与低压CVD法等。
主要用途在于形成配线层间的绝缘膜,保护芯片表面的钝化作用膜等。
这种气体也可用的复晶硅栅极等的形成中。
█制作Si单结晶半导体器件需要Si纯度、结晶瑕疵少的单结晶,单结晶硅的制造方法有CZ法(齐克劳斯基法)及FZ法(悬浮区熔法)。
利用多结晶Si材料制作单结晶Si材料时需要添加杂质,在基板上形成P型、N型的极性。
●CZ法(Czochralski method)将不纯物体添加在超高纯度的多结晶硅基板,且在加热炉中溶解,并将晶种一面旋转且一面慢慢的加以提升,即会成长为棒状的单结晶晶锭。
通过加减掺那时物质种类或添加量,即可控制半导体的极性与电阻比。
●FZ法(Floating Zone method)在加有添加化合物的气体的惰性气体的容器内将棒状的多结晶硅加以固定,再连接种子结晶、且从该部分按照环状的高频加热线圈、一面将硅溶解为带状并一面将线圈移动至上方,面制作单结晶晶锭。
想制造高耐压功率晶体管或晶闸管等高电阻比的单结晶时,也有以中子束照射高纯度的FZ单结晶,且将一部分的硅变换为磷而制造N型半导体的制法。
█半导体器件的制造法半导体器件(晶体管或IC)是经过以下步骤制造出来的。
1)从Si单结晶晶柱制造出晶圆的制程;2)前道制程:在晶圆上形成半导体芯片的制程;3)后道制程将半导体芯片封装为IC的制程。
一、【Si晶圆的制造工程】:从圆柱形的硅单结晶晶柱切出圆盘状的晶圆,并将其表面磨光,如同镜面一样。
●第一步、从硅单结晶晶柱切出晶圆状的晶圆(切成薄片:Slicing)将圆柱状的Si单结晶晶柱贴在支撑台上,再使带有钻石粒的内圆周刀刃旋转,就可切出圆盘状的晶圆。
●第二步、Si晶圆的表面抛光(研磨-精磨:Polishing)如果想制造缺陷少的器件,需要将Si晶圆表面冒用机械或化学方法加以抛光成镜面,以去除表面的缺陷层。