深亚微米及DFT

三种常见的可测性技术
• 扫描路径设计 扫描路径设计(Scan Design) • 扫描路径法是一种针对时序电路芯片的DFT 方案.其基本原理是时序电路可以模型化为 一个组合电路网络和带触发器（Flip-Flop， 简称FF）的时序电路网络的反馈。
三种常见的可测性技术
• 内建自测试 • 内建自测试（BIST）设计技术通过在芯片的设计 中加入一些额外的自测试电路，测试时只需要从 外部施加必要的控制信号，通过运行内建的自测 试硬件和软件，检查被测电路的缺陷或故障。和 扫描设计不同的是，内建自测试的测试向量一般 是内部生成的，而不是外部输入的。内建自测试 可以简化测试步骤，而且无需昂贵的测试仪器和 设备（如ATE设备），但它增加了芯片设计的复 杂性。
DFT的其他含义
• DFT： • Drive Fitness Test 驱动器健康检测技术，是IBM公司为 其PC硬盘开发的数据保护技术，它通过使用DFT程序访问 IBM硬盘里的DFT微代码对硬盘进行检测，可以让用户方便 快捷地检测硬盘的运转状况。 • 据研Hale Waihona Puke Baidu表明，在用户送回返修的硬盘中，大部分硬盘本 身是好的。DFT能够减少这种情况的发生，为用户节省时间 和精力，避免因误判而造成数据丢失。它在硬盘上分隔出一 个单独的空间给DFT程序。即使在系统软件不能正常工作的 情况下也能调用。 • DFT微代码可以自动对错误事件进行登记，并将登记数 据保存在硬盘的保留区域中。DFT微代码还可以实时对硬盘 进行物理分析，如通过读取伺服位置错误信号来计算出盘片 交换、伺服稳定性、重复移动等参数，并给出图形供用户或 技术人员参考。这是一个全新的观念，硬盘子系统的控制信 号可以被用来分析硬盘本身的机械状况。 • 而DFT软件是一个独立的不依赖操作系统的软件，它可 以在用户其他任何软件失效的情况下运行。
三种常见的可测性技术
• 边界扫描测试 • 为了对电路板级的逻辑和连接进行测试， 工业界和学术界提出了一种边界扫描的设 计，边界扫描主要是指对芯片管脚与核心 逻辑之间的连接进行扫描。
Dark Force Team
• 简介 • Dark Force Team，也即是黑暗军团，是国外的 一个由智能手机玩家组成的团体，核心成员 cotulla beep cotulla、beep等。dft中文站点在手机行业内属于 dft 技术领先论坛之一，网站发布、修改Windows mobile 核心，发布智能手机相关开发产品，为广 大机友们提供玩机乐趣；同时该论坛为非商业性 论坛；该网站创办者mwang被网友热情喊做老爷 子。
DFT的其他含义
• • • • Discrete Fourier Transform 离散傅里叶变换 的缩写 Design For Test;面向测试的设计，用得更广 的中文翻译是：可测试性设计 Density Functional Theory 密度泛函理论 Dry film thickness(干膜厚度）指漆膜实干后 的涂层厚度
可测性设计(Design for Test )
• 概述 • 随着电子电路集成度的提高，电路愈加复杂，要完成一个 电路的测试所需要的人力和时间也变得非常巨大。为了节 省测试时间，除了采用先进的测试方法外，另外一个方法 就是提高设计本身的可测试性。其中，可测试性包括两个 方面：一个是可控制性，即为了能够检测出目的故障 （fault）或缺陷（defect），可否方便的施加测试向量； 另外一个是可观测性，指的是对电路系统的测试结果是否 容易被观测到。 • 在集成电路（Integrated Circuit，简称IC）进入超大规模 集成电路时代，可测试性设计（Design for Test,简称DFT） 是电路和芯片设计的重要环节，它通过在芯片原始设计中 插入各种用于提高芯片可测试性（包括可控制性和可观测 性）的硬件逻辑，从而使芯片变得容易测试，大幅度节省 芯片测试的成本。
深亚微米
集成电路通常把0.8—0.35µm称为亚微米，0.25µm 及其以下称为深亚微米，0.05µm及其以下称为纳米 级。深亚微米制造的关键技术主要包括紫外光刻技 术、等离子体刻蚀技术、离子注入技术、同互连技 术等。目前，国际上集成电路的主流生产工艺技术 为0.18—0.25µm，预计2006年主流加工技术将提高 到0.1µm，2012年将达到0.05µm，进入纳米级。
Dark Force Team
• • • • 杰出成就 2010-12-30 HD2直刷android系统 2011-1-12 HD2 直刷WP7系统 2011-2-1 MAGLDR 1.11 V1.11fixed"GO GO GO stuck issue". V1.12added WPH support. V1.13added AD Recovery support, • fixed few bugs. • 2011-2-21 HSPL4 发布 • 2011-7-1 HD2直刷WP7 mango 测试版
EPGA
• FPGA微电子技术简介 现场可编程门阵列FPGA是有许多微小的 逻辑单元组成的内部阵列，单元间的连接通过其周围的 布线通道互连 实现，逻辑单元及布线通道可山用户现场配置。近几年来，山于微电 子技术的迅 猛发展，使得FPGA的性能指标也大大改进，规模越来越 大，功能越来越全，时间性能越来越好 。因而FPGA在数字系统设计 中占据了越来越重要的位置。FLEX10K系列FPGA，规模从一万门到 十万门，可提供720～5392个触发器及6144～24576位RAM，提供 30ns、40ns积50ns等几个速率 等级，可适应18～105MHz的信号处 理速率。FLEX10K系列FPGA主要山输入输出单元IOE、掩埋阵 列 EAN、逻辑阵列LAN及内部连线组成。EAN是在输入和输出端口加有 机存器的RAM块，其容量可 灵活变化。所以，EAB不仅可以用于存 储器，还可以事先写入查表值来用它构成如乘法器、纠 错逻辑等电路。 当用于RAM时，EAN可配制成多种形式的字宽和容量。 LAN主要用 于逻辑电路设计，一个LAN包括8个逻辑单元LE，每一个LAN提供4个 控制信号及其反 相信号，其中两个可用于时钟信号。每一个LE包括 组合逻辑及一个可编程触发器。触发器可 被配成D,T,JK,RS等各种形 式。IOE提供全局的时钟及清零信号输入端口，还提供具有可编程 性 的各种输入输出端口，如低噪声端