SR脉冲触发器解析
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
0 1 1* (不定)
“从”触发器：发生在CLK 时刻
脉冲触发的SR触发器图形符号：
表示延迟输出：触发器的输出状 态的更新与输入信号的接收，在 时钟的不同阶段进行，且前者滞 后于后者。
3、主从SR触发器的逻辑功能的描述
（1） 特性表
CLK × S × 0 1 R × 0 0 Q* Q（保持） Q（保持） 1
0
1
2、工作原理:
CLK S 0 ×
R ×
Q*
保持
“主”触发器：发生在CLK=1时 刻
S 0 1
0 1
1 0 0 保持 1 1 0 置1 1 0 1 置0 1 1 1 1* 电平SR触发器特性表
R 0 0
1 1
Qm (Ss) Q'm(Rs) 保持 1 0
0 1* (不定) 1
Q* Q'* 保 持 1 0
（1） 特性表
CLK × S × 0 1 R × 0 0 Q* Q（保持） Q（保持） 1
输入信号SR=10时， 触发器功能为“置 1”；输入信号 SR=01时，触发器 功能为“置1”
输入信号SR=11， CLK=1时,主触发器 Qm=1, Q‘m=1;下降 沿到来时,主触发器 状态不定，（从） 触发器的状态不定.
t
0
Q 0 Q' 0
t
SR=11时,CLK=10, 输出状态不定
t
t
主从RS触发器的特点总结：
将接受信号与输出状态的更新分两步进行，确保了触发 器的输出状态在一个时钟周期内只可能改变一次. 在CLK＝1时，主触发器接受输入信号；
在CLK到达后，从触发器按主触发器状态翻转；
仍然是通过电平触发方式来接受输入信号SR. 在CLK=1时，主触发器的输出 Qm 仍会随输入而变化;
一个周期内,只有 在时钟的下降沿, 触发器状态才可能 翻转;其他任何时 刻均保持不变; 输入信号SR=10或 SR=01时,称为SR的 有效状态.当SR从 有效状态跳变为00 状态时,触发器的 状态为“保持”。
0 1
1 1
0
1* （不定）
*CLK回到低电平后输出状态不定
3、主从SR触发器的逻辑功能的描述
0 1
1 1
0
1* （不定）
*CLK回到低电平后输出状态不定
3、主从SR触发器的逻辑功能的描述
（1） 特性表
CLK × S × 0 1 R × 0 0 Q* Q（保持） Q（保持） 1
CLK S
R
Q* 保持
在S 和R 不同时为 1的 1 0 0 保持 情况下，输出的状态 1 1 0 置1 1 0 1 置0 取决于 CLK 下降沿 1 1 1 1* 对应的 S 和R值。 电平SR 触发器特性表
分析原因：主从RS触发 器仍然是通过电平触发 方式来接受信号。故， 触发器的输入信号应在 CLK=1之前建立，并且 在此期间保持不变。
多 次 翻 转
CLK
例4:根据主从型SR触发器输 入信号波形，试画出输出端 Q 和Q的波形，设初态为“0”
0 S 0 R
t
解：其输出波形如图示:
主从RS触发器克服了同步 RS触发器在CLK＝1期间 多次翻转的问题。 但仍存在不定状态；因此， 输入信号仍遵守SR＝0.
“主”触发器被封锁，无论SR如何变化，在CLK的一个周期内主 触发器状态 Qm 不再改变； ”从”触发器状态 Q 随”主”触发器所存储的信息Qm 翻转。 CLK= 0 期间，从触发器始终受主触发器直接控制。
0
1
2、工作原理: (2) 在CLK由1 0（下降沿） 可见，“主从”RS 触发器可以将接受信号与输出状态 的翻转分两步进行； 故在CLK一个周期内，触发器输出状态只可能改变一次.
为了避免空翻现象，提高触发器工作可靠性， 希望在每个CLK期间输出端的状态只改变一次，则 在电平触发的触发器的基础上设计出脉冲触发的触 发器。
脉冲触发的SR触发器（主从SR触发器）
脉冲触发的JK触发器（主从JK触发器）
一、脉冲触发的SR触发器
1、电路组成
G5-G8构成 G1-G4构成 SR触 脉冲触发的SR触发器是由两个同样的电平触发 “主” 触发器 “从” 触发器 发器组成。典型电路结构形式如图示：
第五章 触发器
本章主要内容
5.2 5.3 5.4 5.5 5.6
SR锁存器（基本RS触发器） 电平触发的触发器 脉冲触发的触发器 边沿触发的触发器 触发器的逻辑功能及其描述方法
回顾 “电平触发的触发器” ：
基本电路与特性表
CLK S
0 1 1 1 1 × 0 1 0 1
R
× 0 0 1 1
Qn+1
R=1, S=0
（4）波形图
CLK
S R
Q Q' SR=10,Q=1 SR=01,Q=0 SR=00,保持
SR=10,Q=1
例3:根据主从型SR触发器输入信号波形,试画出主/从触发器 的输出Qm和Q的波形。
主从 RS触发器克服了同 解：首先根据 CLK=1期 步 CLK =1 期 间RS SR触发器在 的状态得到 Qm 、 间多次翻转的问题 ; Q'm的波形。然后根据 但在 期间 主触发 CLK CLK=1 到达时 Qm, 、 Q'm的 m仍会随输入 器的输出 Q 状态画出Q、Q'的波形。 的变化而变化.
保持
保持 置1 置0 1*
动作特点：只有CLK＝1时，S和R能通过控制门G3和 G4，并按照输入信号将触发器的输出置为相应状态； CLK=10，输出为不定态。施加 RS=0约束。 存在空翻现象：在CLK=1，如果R、S 端输入信号多次 发生变化，可能引起输出端状态多次翻转。
§5.4 脉冲触发的触发器
除了翻转时CLK作用时 间不同外，主从SR触 发器的特性表和电平触 发的SR触发器相同。
0
×
×
0 1
1 1
0
1* （不定）
*CLK回到低电平后输出状态不定
（2）特性方程
Q n+1 = S + R' Q n RS = 0（约束条件）
（3）状态转换图
R=0, S=1 R=× S=0 0 1 R=0, S=×
使得主/从触发器 得到相反时钟信号
脉冲触发的SR触发器又称为：主从SR触发器（Master －Slave SR Flip－Flop）：
Байду номын сангаас
2、工作原理:
(1) 在CLK＝1时 “主”触发器的状态Qm 按S、R变化; 而”从”触发器状态 Q 保持状态不变；
1
0
2、工作原理: (2) 在CLK由1 0（下降沿）
“从”触发器：发生在CLK 时刻
脉冲触发的SR触发器图形符号：
表示延迟输出：触发器的输出状 态的更新与输入信号的接收，在 时钟的不同阶段进行，且前者滞 后于后者。
3、主从SR触发器的逻辑功能的描述
（1） 特性表
CLK × S × 0 1 R × 0 0 Q* Q（保持） Q（保持） 1
0
1
2、工作原理:
CLK S 0 ×
R ×
Q*
保持
“主”触发器：发生在CLK=1时 刻
S 0 1
0 1
1 0 0 保持 1 1 0 置1 1 0 1 置0 1 1 1 1* 电平SR触发器特性表
R 0 0
1 1
Qm (Ss) Q'm(Rs) 保持 1 0
0 1* (不定) 1
Q* Q'* 保 持 1 0
（1） 特性表
CLK × S × 0 1 R × 0 0 Q* Q（保持） Q（保持） 1
输入信号SR=10时， 触发器功能为“置 1”；输入信号 SR=01时，触发器 功能为“置1”
输入信号SR=11， CLK=1时,主触发器 Qm=1, Q‘m=1;下降 沿到来时,主触发器 状态不定，（从） 触发器的状态不定.
t
0
Q 0 Q' 0
t
SR=11时,CLK=10, 输出状态不定
t
t
主从RS触发器的特点总结：
将接受信号与输出状态的更新分两步进行，确保了触发 器的输出状态在一个时钟周期内只可能改变一次. 在CLK＝1时，主触发器接受输入信号；
在CLK到达后，从触发器按主触发器状态翻转；
仍然是通过电平触发方式来接受输入信号SR. 在CLK=1时，主触发器的输出 Qm 仍会随输入而变化;
一个周期内,只有 在时钟的下降沿, 触发器状态才可能 翻转;其他任何时 刻均保持不变; 输入信号SR=10或 SR=01时,称为SR的 有效状态.当SR从 有效状态跳变为00 状态时,触发器的 状态为“保持”。
0 1
1 1
0
1* （不定）
*CLK回到低电平后输出状态不定
3、主从SR触发器的逻辑功能的描述
0 1
1 1
0
1* （不定）
*CLK回到低电平后输出状态不定
3、主从SR触发器的逻辑功能的描述
（1） 特性表
CLK × S × 0 1 R × 0 0 Q* Q（保持） Q（保持） 1
CLK S
R
Q* 保持
在S 和R 不同时为 1的 1 0 0 保持 情况下，输出的状态 1 1 0 置1 1 0 1 置0 取决于 CLK 下降沿 1 1 1 1* 对应的 S 和R值。 电平SR 触发器特性表
分析原因：主从RS触发 器仍然是通过电平触发 方式来接受信号。故， 触发器的输入信号应在 CLK=1之前建立，并且 在此期间保持不变。
多 次 翻 转
CLK
例4:根据主从型SR触发器输 入信号波形，试画出输出端 Q 和Q的波形，设初态为“0”
0 S 0 R
t
解：其输出波形如图示:
主从RS触发器克服了同步 RS触发器在CLK＝1期间 多次翻转的问题。 但仍存在不定状态；因此， 输入信号仍遵守SR＝0.
“主”触发器被封锁，无论SR如何变化，在CLK的一个周期内主 触发器状态 Qm 不再改变； ”从”触发器状态 Q 随”主”触发器所存储的信息Qm 翻转。 CLK= 0 期间，从触发器始终受主触发器直接控制。
0
1
2、工作原理: (2) 在CLK由1 0（下降沿） 可见，“主从”RS 触发器可以将接受信号与输出状态 的翻转分两步进行； 故在CLK一个周期内，触发器输出状态只可能改变一次.
为了避免空翻现象，提高触发器工作可靠性， 希望在每个CLK期间输出端的状态只改变一次，则 在电平触发的触发器的基础上设计出脉冲触发的触 发器。
脉冲触发的SR触发器（主从SR触发器）
脉冲触发的JK触发器（主从JK触发器）
一、脉冲触发的SR触发器
1、电路组成
G5-G8构成 G1-G4构成 SR触 脉冲触发的SR触发器是由两个同样的电平触发 “主” 触发器 “从” 触发器 发器组成。典型电路结构形式如图示：
第五章 触发器
本章主要内容
5.2 5.3 5.4 5.5 5.6
SR锁存器（基本RS触发器） 电平触发的触发器 脉冲触发的触发器 边沿触发的触发器 触发器的逻辑功能及其描述方法
回顾 “电平触发的触发器” ：
基本电路与特性表
CLK S
0 1 1 1 1 × 0 1 0 1
R
× 0 0 1 1
Qn+1
R=1, S=0
（4）波形图
CLK
S R
Q Q' SR=10,Q=1 SR=01,Q=0 SR=00,保持
SR=10,Q=1
例3:根据主从型SR触发器输入信号波形,试画出主/从触发器 的输出Qm和Q的波形。
主从 RS触发器克服了同 解：首先根据 CLK=1期 步 CLK =1 期 间RS SR触发器在 的状态得到 Qm 、 间多次翻转的问题 ; Q'm的波形。然后根据 但在 期间 主触发 CLK CLK=1 到达时 Qm, 、 Q'm的 m仍会随输入 器的输出 Q 状态画出Q、Q'的波形。 的变化而变化.
保持
保持 置1 置0 1*
动作特点：只有CLK＝1时，S和R能通过控制门G3和 G4，并按照输入信号将触发器的输出置为相应状态； CLK=10，输出为不定态。施加 RS=0约束。 存在空翻现象：在CLK=1，如果R、S 端输入信号多次 发生变化，可能引起输出端状态多次翻转。
§5.4 脉冲触发的触发器
除了翻转时CLK作用时 间不同外，主从SR触 发器的特性表和电平触 发的SR触发器相同。
0
×
×
0 1
1 1
0
1* （不定）
*CLK回到低电平后输出状态不定
（2）特性方程
Q n+1 = S + R' Q n RS = 0（约束条件）
（3）状态转换图
R=0, S=1 R=× S=0 0 1 R=0, S=×
使得主/从触发器 得到相反时钟信号
脉冲触发的SR触发器又称为：主从SR触发器（Master －Slave SR Flip－Flop）：
Байду номын сангаас
2、工作原理:
(1) 在CLK＝1时 “主”触发器的状态Qm 按S、R变化; 而”从”触发器状态 Q 保持状态不变；
1
0
2、工作原理: (2) 在CLK由1 0（下降沿）