寄存器和移位寄存器

1、环形计数器
☆ 首先确定是移存型计数器
QSD
QSD
QSD
QSD
Q n 1 i
Qi1
4
3
2
1
R
R
R
R
特点：将高位输入接低
位输出，而且头尾相连。 CP
☆ 初始状态已确定，最低位置1，其余位置0，用启动脉冲
确定初始状态为，Q4Q3Q2Q1=0001
特征方程：
计数顺序： 计数特点：
Q4n1＝ D4 CP Q3 CP Q4Q3Q2Q1 每个状态转换只有一位为1
在移存型计数器的基础上将最高位反码输出接第一级输入。
Q4 Q1
QD QD QD QD
4
3
2
1
R
R
R
R
Q1 Q2 Q2 Q3
RD CP
Q3 Q4
在清0信号的作用下，初始状态为0，Q4＝1 计数顺序:
在计数脉冲CP的作用下，/Q4移到 Q1,其余位左移一位。 特点：输入八个脉Q4输出一个对称 方波，所以是八分频 n个触发器可以构成2n分频器
低位触发器状态，实现了输入数码在移存脉冲的作用下向左逐位移存。
假定：寄存器初态为0，VI = 1101串行送入寄存器输入
从波形图看出：
1 CP
2
3
4
5
6
7
8
输入信号每经过 VI 1 1 0 1 一级触发器，移 Q1 动了一个移存周 Q2
期，但波形形状 Q3
保持不变。
Q4
在移位寄存器的基础上加左、右移位控制信号使寄存器
片Ⅰ：
CR Q0 Q1 Q2 Q3 Q3
CR Q0 Q1 Q2 Q3 Q3
J、K、D0接串行输入数据
同时与其它并行数据输 CP 入端组成8位数据输入。 0
D1接0为标志码，0移出 1 去，表明一组串入数据 2 已完成并出转换。
3
片1的Q3接片2的串入J、K端 4
SH / LD Q7
5
由于输入是7位串入数据，6
K
&
D
Q0
D0
&
R
D1
D
Q1
R
D2
D
Q2
R
D3 01
SH / LD
10 10 11
CP
1
CR
1
D
Q3
R
Q3
D3~D0:并行数据输入端 Q3~Q0:并行数据输出端
J、K :串行输入数据端
SH/LD: 移位/置位控制端
CR: 异步清0端 寄存器在CP↑执行并 当SH/LD 0时，入功能，将输入数据
Qn01＝D0 CP 同时送入寄存器。
Q1n1＝D1 CP Qn21＝D2 CP
Q0在CP↑接收J、/K串 入信号，其余位右移
Qn31＝D3 CP 一位。
当SH/LD 1时，
J /K Q0n+1
Qn01＝JQ0 KQ0 CP 0 1 Q0
Q1n1＝Q0 CP
00 0
Qn21＝Q1 CP
1 0 /Q0
Qn31＝Q2 CP
11 1
1、74195逻辑符号 2、74195功能表：
J K D0 D1 D2 D3
SH / LD
CR 74195 CP Q0 Q1 Q2 Q3 Q3
J /K Q0n+1 0 1 Q0 00 0 1 0 /Q0 11 1
CR SH/LD CP J K D0 D1 D2 D3 Q0 Q1 Q2 Q3 Q3
这一类触发器在CP↑作用下，输出接收输入代码，在CP无效时输出保
持不变。
EN0 EN1 D
Qn+1
★ 由带使能端（电位控制式）D
011
1
触发器构成的锁存型集成寄存器。
010
0
如：74375（4D)、74363(8D)、 74373（8D)等。
00x
Q
1 x x 高阻
☆ 在清0信号的作用下，触发器清0。
M Q3 M Q1
CP
Q3n1＝Q4 Q2n1＝Q1 Q1n1＝Q2
Q3n1＝Q2 Q2n1＝Q1 Q1n1＝B
Qn1 1
MQ2 MB
CP
A→4→3→2→1 4←3←2←1←B 电路执行右移 电路执行左移
利用移位寄存器组成的计数器叫做移存型计数器。
移存型计数器状态转换要符合移位寄存规律。
0XXX X X X X X X 0 0 0 0
1
00
X
X
X
X
X
X
X
Q
n 0
Q1n
Q
n 2
Q
n 3
1 01↑
X
1
X
XX
X
1
Q
n 0
Q1n
Q
n 2
1 0 1↑ 1 10↑
X 1
0 X
X X
X X
X X
X X
0 Q1n
QQn2n0
Q1n
Q
n 3
Qn2 1
1 10↑
0
X
X
X
X
X
Q
n 1
Q
n 2
Q
n 3
0
1 1 1 ↑ X X d0 d1 d2 d3 d0 d1 d2 d3
0001
0010
0000
1111
0111
1110
1000
0100
0011
0110
1011
1101
1001
1100
1010
0101
在计数脉冲CP的作用下，Q4移到Q1,其余位左移一位。
缺点：死循环太多，有2n-n个状态没用。要修改设计， 方法不介绍，要求小规模电路会分析，中规模会应用、会 设计。
2、扭环形计数器
1、实现数码串－并变换
3－8
译
码
并
串
器
串行输入
并
行
转
输
换
4－10
译
出
码
器
①串行－并行转换器
1 0
具有自动转换功能的7位串 －并转换电路。
J K D0 D1 D2 D3 SH / LD 74195(1)
J K D0 D1 D2 D3 SH / LD 74195(2)
D i :7位串行数据输入 CP
☆ 在CP↑作用下，输出接收输入代码，在CP无效时输
出保持不变。
D03
3
Q R
D
D02
2
Q R
D
D01
Q
1R
D
D00
0
Q R
D
D3
RS 01 10 11 11
D2
CP [D] XX XX ↑0 ↑1
1 CR
D1
D0
1 CP ↑
Qn+1
0
寄存器中触发器状态改变
1 是与CP同步，叫做同步送数
0 方式。
1
⑴ 扭环计数器 特点：将最高位反码输出接
0 0 DI0 DI1 DI2 DI3 DI4 DI5 DI6 1
片2的Q3为串行输出端。 1 1 0 DI0 DI1 DI2 DI3 DI4 DI5 1
并－串转换表：
2 1 1 0 DI0 DI1 DI2 DI3 DI4 1
在启动脉冲的作用下: 3 1 1 1 0 DI0 DI1 DI2 DI3 1
CR Q10Q11Q12Q13Q13
DI3DI4DI5DI6
J K D0 D1 D2 D3 SH / LD74195(2)
CR Q20Q21Q22Q23Q2 3
将并入变为串出
&&
片Ⅰ：J、/K=1,Q0接收1。CP Q10 Q11 Q12 Q13 Q20 Q21 Q22 Q23 S/L
SH / LD Q10Q11Q12Q13Q20Q21
同时具有左、右移功能。CP
CP:移存脉冲
4
3
2
1
A：右移串入
DQ
1
DQ
1
DQ
1
DQ
1
B：左移串入
A
&&
&&
&&
&&
M:左、右移控制 M 1
B
☆ 特征方程
Qn1 4
MA M Q3
CP
★ 当M=1时：
Q4n1＝A
★ 当M=0时：
Q4n1＝Q3
Qn1 3
M Q4 M Q2
CP
Qn1 2
因此输出只取7位。
7
串－并转换表：
8
将串入变为并出
CR
/CR DI 0X 1 D0 1 D1 1 D2 1 D3 1 D4 1 D5 1 D6 1 D0
Q0 Q1 Q2 Q3
Q4 Q5 Q6
Q0 Q1 Q2 Q3 Q4 Q5 Q6 SH/LD Q7
000 0 000 0
D0 0 1 1 1 1 1 1 D1 D0 0 1 1 1 1 1 D2 D1 D0 0 1 1 1 1 D3 D2 D1 D0 0 1 1 1 D4 D3 D2 D1 D0 0 1 1
一、寄存器
寄存器是用来寄存数码的逻辑部件，所以必须具备接收和寄存数码的
功能。任何一种触发器都可以构成寄存器，每一个触发器存放一位二进制数 或一个逻辑变量，用n个触发器组成的寄存器就可以存放n位二进制数或n个 逻辑变量。
常用集成寄存器分类：
★ 由多个（边沿触发）D触发器组成的集成寄存器。
如：74171(4D)、74175(4D)、74174（6D)、74273（8D)等。
本例2X4＝8 缺点：用触发器较多，有2n-2n状 态没有使用。
CP Q4 Q3 Q2 Q /Q4
0 0 0 01 1
0
00011 10 0 1 1 1 20 1 1 1 1 31 1 1 1 0 41 1 1 0 0 51 1 0 0 0 61 0 0 0 0
一、74195四位右移移位
寄存器
J
& ≥1
单向移存器，74194为四位双向移存器，74198为八位
双向移存器。
Q D Q D Q D Q D VI 串入
1、左移移位寄存器 4
3
2
1
CP 移存
☆ 由四级D触发器组成四位左移移位寄存器。
脉冲
☆ 第一级D触发器接输入信号Vi ，其余触发器输入D接前级 输出Q,所有CP连在一起接输入移存脉冲，是同步工作方式。
X
1
Q
n 0
Q1n
Qn2
n
Q2
1、逻辑符号 2、功能表
DSR D0 D1 D2 D3 DSL
M1
74194
CR
M0 Q0 Q1 Q2 Q3 CP
功能选择
M1 M0 Q0n+1 0 0 保持 0 1 右移接收串入DSR 1 0 左移接收串入DSL 1 1 并入
CR M1 M0 CP DSL DSR D0 D1 D2 D3 Q0 Q1 Q2 Q3
SH / LD 0
4 1 1 1 1 0 DI0 DI1 DI2 1
电路执行并行输入功能。 5 1 1 1 1 1 0 DI0 DI1 1
由于J K 1,QI0接收1。 6
其余位向右移位
7
1 1 1 1 1 1 0 DI0 0 DI0 DI1 DI2 DI3 DI4 DI5 DI6
0 1
2、实现任意模值M的计数器
本章已学过M=2n、M≠2n,同步、异步小规模集成计
数器。74160、74161、7490中规模集成同步、异步计数
器。74195、74194同样也可以组成任意模值计数器。
74195组成任意模值计数器,既具有计数器的特点又 满足移位寄存规律。
⑴ 环形计数器
0111
特点：头尾相连，Q3＝J、/K。
并入数据D0~D3=0111 计数顺序：在启动脉冲作用下
☆ 特征方程：
Q n 1 1
D1
Vi
CP
Q D Q D Q D Q D VI 4321
Qn1 2
D2
Q1 CP
CP
Q n 1 3
D3
Q2
CP
★ 移位寄存器移存规律：
Q n 1 4
D4
Q3
CP
Qn1 i
Di
Qi1
在移存脉冲的作用下，输入信息的当前数码存入第一级触发器，
第一级触发器的状态存入到第二级触发器，依此类推，高位触发器存入
当接收命令为1时：
设：D3D2D1D0=1010 在异步置0、1作用下，输出为 1010，达到异步送数目的。
移位寄存器是实现移位和寄存数码功能的逻辑部件。
目 前 常 用 的 集 成 移 位 寄 存 器 种 类 很 多 ， 如 74164 、
74165、74166均为八位单向移位寄存器，74195为四位
J K D0 D1 D2 D3
1
SH / LD CR
74195
CP
Q0 Q1 Q2 Q3 Q3
CP J /K Q0 Q1 Q Q3 S/L
0 X X 0 1 21 1 0
11 1 10 1 1 1
J＝K Q3 实现M4计数。 计数特wk.baidu.com：
2 1 1 1 1 0 1 1 每组输出只有一个0
3 1 1 1 1 1 0 1 同样的计数电路，不同的预 4 0 0 0 1 1 1 1 置状态，计数模值不同。
D5 D4 D3 D2 D1 D0 0 1 D6 D5 D4 D3 D2 D1 D0 0
D0 0 1 1 1 1 1 1
②并行－串行转换器
实现并行数据输入，串行 数据输出。
并行输入数据由7位并入数 CP 据DI0~DI6和标志位0组成8 CR 位并入数据。
1
0 DI0DI1DI2
J K D0 D1 D2 D3 SH / LD 74195(1)
☆ 异步送数：R、S为D触发器异步置0、1控制端
D3~D0 为并行数据
输入端，
1 D 4Q
SR
0 D 3Q
SR
1 D 2Q
SR
0 D 1Q
SR
Q3~Q0 为 并
01 1 0 01 1 0 1
行数据输出， & & & & & & & &
叫做并入－
并出。
D3 1
D2 0
D11
D0 0
R S CP [D] Qn+1 0 1XX 0 1 0XX 1 11↑0 0 11↑1 1
0 X X XX XXX X0 00 0 1
10 11 11 11 11
↑ X X d0 d1 d2 d3 d0 d1 d2 d3 d3
↑
0
1
X
X
X
X
Q
n 0
Q
n 0
Q1n
Qn2
n
Q2
↑ ↑
00 10
XXX XXX
X X
0
Q
n 0
Q
n 0
Q
n 0
Q1n Q1n
Qn2 Qn2
n
Q2 n
Q2
↑
1
1
XXX
Q3n1＝Q2 CP
0 0 0 1 环形计数器计数M=触发器数。
Q2n1＝Q1 CP Q1n1＝Q4 CP
0010 0100
符合移位寄存规律Q4移 到Q1,其余位左移一位。
1
0
0
0
本例触发器为4，所以叫四分频、 M4计数。输入四个脉冲Q4输出一 个脉冲。
画状态转换图 4级触发器共有16种状态，还有12种状态不能进入主循环。