触发器功能测试华农
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
一、实验目的
掌握常用触发器的逻辑功能和测试方法
二、实验仪器与元器件
1.数字实验箱
2.四2输入与非门74LS00
双D触发器74LS74
双JK触器74LS107
三、实验注意事项
1.运用数字逻辑的基本原理,选用相应材料连接各芯片功能测试原理图和应用电路设计的原理图.
2.参照设计好的电路图,完成电路接线.
3.根据设计要求完成电路逻辑功能与数据的验证.
四、实验项目及原理
1.基本RS触发器逻辑功能测试
①RS触发器是构成其它各种功能触发器的基本组成部分。又称为基本RS触发器。结构是把两个与非门或者或非门
G1、G2的输入、输出端交叉连接。
②接线图及74LS00引脚图:
2.集成D触发器逻辑功能测试
①D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,
也是数字逻辑电路中一种重要的单元电路。D触发器在时钟脉冲CP的前沿(正跳变0→1)发生翻转,触发器的次态取决于CP的脉冲上升沿到来之前D端的状态,即次态=D。因此,它具有置0、置1两种功能。由于在CP=1期间电路具有维持阻塞作用,所以在CP=1期间,D端的数据状态变化,不会影响触发器的输出状态。
②接线图:
③功能表:
④方程:
⑤时序图:
3.将D触发器转换成T’触发器
T触发器是在数字电路中,凡在CP时钟脉冲控制下,根据输入信号T取值的不同,具有保持和翻转功能的电路,即当T=0时能保持状态不变,T=1时一定翻转的电路。
①接线图
②T’触发器的逻辑功能是每来一个时钟脉冲,翻转一次,即Qn+1 = Qn,具有计数功能。
4.集成J-K触发器逻辑功能测试
①JK触发器是数字电路触发器中的一种基本电路单元。JK触发器具有置0、置1、保持和翻转功能,在各类集成触发器中,JK触发器的功能最为齐全。在实际应用中,它不仅有很强的通用性,而且能灵活地转换其他类型的触发器。由JK触发器可以构成D触发器和T触发器。JK触发器和触发器中最基本的RS触发器结构相似,其区别在于,RS 触发器不允许R与S同时为1,而JK触发器允许J与K同时为1。当J与K同时变为1的同时,输出的值状态会反转。也就是说,原来是0的话,变成1;原来是1的话,变成0。对应下表:
②时序图
特性方程:
③引脚图
5.
将J-K触发器转为T触发器
①T触发器是在数字电路中,凡在CP时钟脉冲控制下,根据输入信号T取值的不同,具有保持和翻转功能的电路,即当T=0时能保持状态不变,T=1时一定翻转的电路。
②T触发器的特性方程
Q * = T⎺Q+ ⎺TQ
③特性表:
当
T=1时,T触发器也叫T’触发器。
6.
将J-K触发器起转换成D触发器
对于D触发器,当时钟信号到来时,根据逻辑式有有Qn+1=D;
对于JK触发器,当时钟信号到来时,Qn+1=J⎺Qn+⎺KQn;
所以当Qn+1=J时,就可以使J-K触发器实现与D触发器一样的功能。
Qn+1=D=D(⎺Qn+Qn)=D⎺Qn+DQn = D⎺Qn+(D’’)Qn
所以D等价于J,(D’’)等价于⎺K.
所以K等价⎺D.在电路中,只要将信号D取非再接到K上,J直接接信号D就可以使J-K触发器实现D触发器功能。
五、实验仿真
因为multism10中没有单脉冲信号,为了使仿真时对上升沿下降沿变化的观察更加方便,这次的单脉冲信号选择用按键模拟。
1. RS触发器
2.
集成
D
触发器逻辑功能
3.T’触发器
4.JK
触发器
(1) J=1,K=0,Qn=0;CP=0,Q=0;CP↑,Q=0;CP↓,Q=1;
(2)J=0,K=1,Qn=1;CP=0,Q=1;CP↑,Q=1;CP↓,Q=0;
……
5.将J-K 触发器转为T 触发器
(1)T=0时,时钟脉冲作用后触发器状态不变(Qn+1=Qn )
(2)T=1时,触发器具有计数逻辑功能,Qn+1= Qn ;
……
6.
将
J-K触发器转为T触发器
六、 课后题
1.通过本实验,总结基本R-S 触发器,D 触发器。J-K 触发器,T ’触发器及T 触发器的逻辑功能和触发方式。 ①R-S 触发器
触发方式:高电平触发方式.输入信号直接控制,即电平直接触发,要求触发器按一定的节拍翻转。
②D 触发器
逻辑功能
触发方式:高电平触发方式. ③ J-K 触发器
逻辑功能
触发方式:上升沿触发方式. ④T ’触发器及T
触发器
T 触发方式:时钟沿触发方式.
T
.
'. 触发方式:时钟沿触发方式.
2.触发器组成的电路是组合逻辑电路还是时序逻辑电路?为什么?
答:时序逻辑电路。触发器电路中存在反馈,它的输出状态不仅仅与此时电路的输入端电平状态有关,还与之前的电路状态有关,也就是说时序逻辑电路具有存储功能,前一次的状态能够被保存进而影响下一次的状态,根据定义,这种存在反馈电路形式的次态与初态有关的数字电路,叫做时序逻辑电路,而不是组合逻辑电路。
实验总结:
1.实验过程中,触发器不用的管脚要接上相应的高低电平,以免造成触发器功能并非所需的。
2.通过本次实验课前预习、实验课上所学,都加深了我对触发器的原理和存储的认识,方便了我在理论课上的学习。