脉冲与数字电路——模拟试题五及答案

脉冲与数字电路试题 第五套
一、单选题(每题1分)
1. TTL 与非门的关门电平为0.8V ，开门电平为2V ，当其输入低电平为0.4V ，输入高电平为
3.5V 时，其输入高电平噪声容限为( )。

A 1.1 V
B 1.3V
C 1.2V
D 1.5V
2. 串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递。

A 超前，逐位
B 逐位，超前
C 逐位，逐位
D 超前，超前
3. 如果晶体三极管工作于饱和区则该管( )。

A 发射结正向偏置，集电结反向偏置
B 发射结正向偏置，集电结正向偏置
C 发射结反向偏置，集电结正向偏置
D 发射结反向偏置，集电结反向偏置
4. 下列逻辑函数中不相等的是（ ）。

A ．C
B B A
C B B A ⋅=+ B ．))((C B B A C B B A ++=+ C ．C B B A C B B A +++=+
D ．BC B A C B B A +=+
5. 石英晶体多谐振荡器的主要优点是( )。

A 电路简单
B 频率稳定度高
C 振荡频率高
D 振荡频率低
6. 减少三极管的饱和深度可提高工作速度，为此在下列条件中正确的措施是( )。

A 增大I
B B 减小Ic
C 减少U BC
D 增大β
7. 与八进制数 (47.3)8 等值的数为：（ ）
A. (100111.11)2
B. (27.6)16
C. (27.3 )16
D. (100111.110)2
8. 硅二极管导通和截止的条件是( )。

A U F > 0.7V ， U F < 0.5V
B U F > 0.5V ，U F < 0.7V
C U F > 0.7V ， U F < 0.7V
D U F > 0.5V ，U F < 0.5V
9. 半导体中有两种载流子，分别是( )。

A 原子和中子
B 电子和空穴
C 电子和质子
D 电子和离子
10. 若已知AC AB C A B A =+=+,，则（ ）
A ． B=C = 0
B ． B=
C =1 C ． B=C
D ． B ≠C 11. 下列数中,最大的数是 （ ）。

A ．( 65 ) 8 B ．( 111010 ) 2 C ．( 57 ) 10 D ．( 3D ) 16
12. 二进制数1110111.11转换成十进制数是 （ ）
A ．119. 125
B ．119. 3
C ．119 . 375
D ．119.75
13. 把正弦波变换为同频率的矩形波，应选择( )电路。

A 多谐振荡器
B 基本RS 触发器
C 单稳态触发器
D 施密特触发器
14. 下图电路，正确的输出逻辑表达式是（ ）。

A ． CD AB Y += B ． 1=Y C ． 0=Y D ． D C B A Y +++=
图2204
15. 已知逻辑函数的真值表如下，其表达式是（ ）
A ．C Y =
B ．AB
C Y = C ．C AB Y +=
D ．C AB Y +=
图2202
二、判断题(每题1分)1. CMOS 门电路的输入端不允许浮空，是因为其输入阻抗很高，容
易引起干扰（ ）。

2. 逻辑函数表达式的化简结果是唯一的。

（ ）
3. 表示逻辑函数的逻辑表达式与真值表是等价的。

( )
4. 译码是编码的逆过程，编码是唯一的，译码也一定是唯一的 。

( )
5. 非优先编码器的输入请求编码的信号之间是互相排斥的。

（ ）
6. 逻辑函数两次求反后可以还原，而逻辑函数的对偶式再作对偶变换也可以还原为它本身。

（ ）
7. 用施密特触发器可以构成多些振荡器。

（ ） 8. 四个全加器可以组成一个串行进位的四位数加法器。

（ ） 9. 设计组合逻辑电路时，一般要化简。

( )
10. 提高工作频率将增加CMOS 非门电路的功耗，这是因为构成非门的两个MOS 管同时导通的平均时间随着工作频率的提高而增加（ ）。

11. 优先编码器的输入请求编码的信号级别一般是下标号大的级别高。

（ ） 12. 半加器与全加器的主要区别是是否考虑来自低位的进位。

（ ） 13. 一片8选1数据选择器可以实现二输入函数。

( )
14. 在时间和幅值上都不连续的信号是数字信号，语音信号不是数字信号。

（ ） 15. 石英晶体振荡器的振荡频率与回路的参数无关。

（ ）
三、填空题(每题1分)1. 异步时序电路中的各触发器的状态转换 （ ）同一时刻进行的。

2. 串行进位加法器的缺点是（ ），要想速度较高时应采用（ ）加法器。

3. 维持—阻塞D 触发器是在CP( )触发，其特性方程为( )。

4. 十进制数 128 对应的二进制数是 （ ） ，对应 8421BCD 码是（ ）， 对应的十六进制数是（ ）。

5. 逻辑函数 =++++=D C B A D C B A Y （ ）。

6. 施密特触发器的回差电压的主要作用是（ ）。

7. 逻辑函数的常用表示方法有 （ ） 、 （ ） 、 （ ） 、 （ ） ；其中 （ ） 和 （ ） 具有唯一性。

8. 在优先编码器中，是优先级别（ ）的编码起排斥优先级别（ ）的。

9. CMOS 门电路的功耗随着输入信号频率的增加而 ( ) 。

10. ( ) 16 =（ ）2 = ( ) 8 = ( ) 10 = ( ) 8421BCD
四、计算分析题(每题10分)1. 双4选1数据选择器CC14539的逻辑示意图如图所示, 图
中01,A A 为地址码输入端,0D ～3D 为数据输入端, 试用其实现逻辑函数Y A B C =⊕⊕
图号：6504
2. 电路如图5301所示，G1、G2为CMOS 非门，其阈值电压U TH =V DD /2。

当R = 1K, C = 0.1u F ，求振荡频率。

若电容C 由0.1u F 提高到1u F 时，振荡频率是原来的多少倍?
图 5301
3. 已知电路如图7201所示，设触发器初态为00，试写出:
1、驱动方程；
2、状态方程；
3、输出方程；
图7201
4. 基于74LS160, 采用异步清零法设计一个95进制加法计数器。

输 入
输 出
D
R LD
ET
EP
CP
3
D 2
D 1
D 0
D 3Q 2Q 1Q 0Q
C
0×××××
×
×
× 0
0 10××↑3
d 2
d 1
d 0d 3
d 2d 1d 0d
1111↑×××× 计数 110×××××× 保持 1
1
×
×
×
×
×
×
保持
5. 分析图7303所示电路，说明其功能。

图7303
74LS160功能表
6.已知4选1数据选择器的功能如下表，试用其实现逻辑函数。

（画出接线图）
=+选择器功能表
Y AB AB
图号：6501
答案
一、单选题(每题1分)
1.D
2.B
3.B
4.C
5.B
6.C
7.B
8.A
9.B
10.C
11.D
12.D
13.D
14.A
15.C
二、判断题(每题1分)
1.正确
2.错误
3.正确
4.正确
5.正确
6.正确
7.正确
8.正确
9.正确
10.正确
11.正确
12.正确
13.正确
14.正确
15.正确
三、填空题(每题1分)
1.不是在
2.速度较慢超前进位
3.上升沿Qn+1= D
4. 10000000 000100101000 80
5. 1
6.提高抗干扰能力
7.逻辑表达式真值表逻辑图卡诺图真值表卡诺图
8.高低
9. 增大
10. 5E.C 1011110.11 136.6 94.75 1001 0100.0111 0101
四、计算分析题(每题10分)
1. （1）把所要实现的函数化为最小项表达式：
ABC C B A C B A C B A Y +++= ；
（2）取ST =0，CC14539工作，与CC14539输出表达式进行比较，令A=A 1， B=A 0，且Y=Y’，得：
1D 0= 1D 3=C ， 1D 1=1D 2= C
（3）用单4选1就够用了，可使其中一个使能端置无效电平，此处使2ST 置无效电平为1，
为防止干扰，使不用的2D 0= 2D 1= 2D 2=2D 3= 0 ，即接地。

画逻辑图如下：
A B
C
2. 解：因为电路参数对称，其振荡周期由下式计算
()()()()()TH
DD TH DD DD
V V V V V V V
T ++-⨯=--⨯=0ln
20ln
2ττ 将 V(0+) = 0 V , τ = RC 带入上式计算，有：
3
610
14.02ln 101.010002--⨯=⨯⨯⨯⨯=T
则 f = 1/ T = 7.14 ( KHz )
当电容增大十倍时，周期增大十倍，而频率降低十倍，为f = 714 ( Hz )
3. 驱动方程：()(()()(TH
DD
TH
DD
DD
V V V V V V V T +
+
-⨯=--⨯=0ln 20ln 2ττ ； 3
6
10
14.02
ln 10
1.010002--⨯=⨯⨯⨯⨯=T
状态方程：n
n n n Q Q K Q J Q 0
000010=+=+ n n n n n n n Q X Q Q X Q Q K Q J Q 1011111111)()(⊕+⊕=+=+ 输出方程：n n Q Q Y 01=
4. 经分析完成题目要求需要2片74LS160，先由片（1）和片（2）级连，组成100进制计数器。

95进制计数器的计数范围是0～94。

电路采用反馈清零法，当输出由高位到低位依次是1001 0101时，即对应的10进制数是95时，经由与非门作用于异步清零端，从而立即回零。

故95进制计数器如下图7331所示。

图7331
5. 分析电路可知，这是一个采用反馈置数法设计的同步计数器。

由预置数输入端可知
其初态为
0011，由反馈控制信号()(()
()
(TH
DD
TH DD DD V V V V V V V T +
+
-⨯=--⨯=0l n 20l n
2ττ 可知其末态为1001，因此该计数器共有
（0011~1001）7个状态，所以这是一个同步7进制计数器。

6. (1) 把所要实现的逻辑函数与数据选择器的输出作比较，令10, A A B A ==，且Y=Y’，
则有：D 0=D 3=1，D 1=D 2=0。

(2) 画出逻辑图如下：。