逻辑门电路使用中的几个实际问题
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
逻辑门电路使用中的几个实际问题
1 2 各种门电路之间的接口问题 门电路带负载时的接口问题
一、各种门电路之间的接口问题
在数字电路或系统的设计中，往往将TTL和CMOS两种器件
混合使用，以满足工作速度或者功耗指标的要求。由于每种
器件的电压和电流参数各不相同，因而在这两种器件连接时 ，要满足驱动器件和负载器件以下两个条件： 1) 驱动器件的输出电压必须处在负载器件所要求的输入电压范
表 常用集成门电路(TTL系列）
型 号 74LS00 74LS02 名 称 四2输入与非门 四2输入或非门 主要功能
74LS04
74LS05 74LS08 74LS13 74LS30 74LS32 74LS64 74LS133
六反相器
六反相器 四2输入与门 双4输入与非门 8输入与非门 四2输入或门 4-2-3-2输入与或非门 13输入与非门 施密特触发 OC门
VDD T1 T3 T2 R1 VCC R2 T4 R3
带灌电流负载?
例 用一个74HC00与非门电路驱动一个74系列TTL反 相器和六个74LS系列逻辑门电路。试验算此时的CMOS 门电路是否过载？ 74HC00： VOH（min)=3.84V， IOL（max)=4mA 74系列： VIH（min)=2V， IIH（max)=004mA 74LS系列 IIH（max)=0.02mA， IIL（max)=-0.4mA， VOH(min) ≥ VIH(min) VOL(max) ≤ VIL(max) VOL(max) =0.33V IOH（max)=-4mA 74LS系列 VIL(max) =0.8V IIL（max)=1.6mA CMOS门 & 74系列 1
74LS136
74LS365 74LS368
四异或门
六总线驱动器 六总线驱动器
OC输出
同相、三态、公共控制 反相、三态、两组控制
1
…
1
灌电流情况
74HC00: IOL(max)=4mA 74系列反相器: IIL(max)=1.6mA 74LS门： IIL(max)=0.4mA 总的输入电流IIL(total)=1.6mA+60.4mA=4mA 拉电流情况 74HC00: IOH(max)=4mA 74系列反相器: IIH(max)=0.04mA 74LS门： IIH(max)=0.02mA CMOS门 74系列 & 1 74LS系列 1
2． 电路的安装应尽量避免干扰信号的侵入，
保证电路稳定工作。
(1) 在每一块插板的电源线上，并接几十μF的 低频去耦电容和0.01~0.047μF的高频去耦电容，以 防止TTL电路的动态尖峰电流产生的干扰。 (2) 整机装置应有良好的接地系统。 电源地和信号地应该分开；模拟地和数字地应该分开。
3
VOL(max) ≤ VIL(max)
对负载器件提供足够大的拉电流和灌电流
1 灌电流
IIL
1
0
IOL
IIL
1
…
1
1
IIL(total)
IIH
IOL(max) ≥ 0 拉电流
n个 0
1 1
IOH
1
…
1
IIH
IOH(max) ≥
IIH(total)
n个
驱动电路必须能为负载电路提供合乎相应标准的高、低电平
VOH VF R ID
vI
1 LED R
当输入信号为高电平，输出为低电平时,LED发光
VCC
VCC VF VOL R ID
vI
R LED 1
例3.6.2 试用74HC04六个CMOS反相器中的一个作为接口 电路，使门电路的输入为高电平时，LED导通发光。
解：LED正常发光需要几mA的电流，并且导通时的压降 VF为1.6V。根据附录A查得，当VCC=5V时，VOL=0.1V， IOL(max)=4mA，
CMOS门电路的使用知识
CMOS电路的输入端设置了保护电路，给使用者
输入电路的静电保护 带来很大方便。但是，这种保护还是有限的。由于
CMOS电路的输入阻抗高，极易产生感应较高的静电
电压，从而击穿MOS管栅极极薄的绝缘层，造成器件 的永久损坏。为避免静电损坏，应注意以下几点：
（1）所有与CMOS电路直接接触的工具、仪 表等必须可靠接地。 （2）存储和运输CMOS电路，最好采用金属 屏蔽层做包装材料。
因此ID取值不能超过4mA。限流电阻的最小值为
( 5 1.6 0.1 )V R 825Ω 4mA
2. 机电性负载接口 用各种数字电路来控制机电性系统的功能,而机电系统所需 的工作电压和工作电流比较大。要使这些机电系统正常工作， 必须扩大驱动电路的输出电流以提高带负载能力，而且必要时 要实现电平转移。 如果负载所需的电流不特别大，可以将两个反相器并联 作为驱动电路，并联后总的最大负载电流略小于单个门最 大负载电流的两倍。 继电器
…
1
总的输入电流 IIH(total)=0.04mA+60.02mA=0.16mA
驱动电路能为负载电路提供足够的拉电流，但是灌电流刚好不过载。
3. TTL门驱动CMOS门(如74HC ）
TTL（74LS ）： CMOS（74HC）： VOH(min)=2.7V VIH(min)为3.5V 式2、3、4、都能满足，但式1 VOH(min) ≥VIH(min)不满足
Rp (max)
VDD VIH(min) I OH(total) I IH(total)
VOH V DD R P ( I O nI IH） （ IO ：TTL输出级T3截止管的漏电流）
二、 门电路带负载时的接口电路
1. 用门电路直接驱动显示器件 门电路的输入为低电平，输出为高电平时，LED发光
1 vI 1 限流电阻
如果负载所需的电流比较大，则需要在数字电路的输出 端与负载之间接入一个功率驱动器件。
3.6.3
抗干扰措施
1．多余或暂时不用的输入端处理： （1）与其它输入端并联使用。 （2）将不用的输入端按照电路功能要求接 电源或接地。比如将与门、与非门的多余输入端
接电源，将或门、或非门的多余输入端接地。
驱动电路必须能为负载电路提供足够的驱动电流 驱动电路 负载电路
1、）VOH(min)
≥
VIH(min)
2、）VOL(max) 3、） IOH(max)
4、）IOL(max)
≤ ≥
≥
VIL(max) IIH(total)
IIL(total)
2、 CMOS门驱动TTL门 CMOS门(4000系列）： VOH（min)=4.9V TTL门（74系列）： 输出、输入电压 VOH(min) ≥ VIH(min) VOL(max) ≤ VIL(max) 带拉电流负载 IOH(max) ≥ IIH(total) VOL(max) =0.1V IOL（max)=0.51mA IOH（max)=-0.51mA VIH(min) = 2V VIL(max )= 0.8V IIH（max)=20A IIL（max)=-0.4mA，
围，包括高、低电压值（属于电压兼容性的问题）。
2)驱动器件必须对负载器件提供足够大的拉电流和灌电流（属 于门电路的扇出数问题）；
负载器件所要求的输入电压
1 驱动门
vO
vI
1
负载门
Байду номын сангаасVOH(min)
v I
≥ VIH(min)
v O
VOH (min) VIH (min)
V IL (max ) V OL (max )
1 2 各种门电路之间的接口问题 门电路带负载时的接口问题
一、各种门电路之间的接口问题
在数字电路或系统的设计中，往往将TTL和CMOS两种器件
混合使用，以满足工作速度或者功耗指标的要求。由于每种
器件的电压和电流参数各不相同，因而在这两种器件连接时 ，要满足驱动器件和负载器件以下两个条件： 1) 驱动器件的输出电压必须处在负载器件所要求的输入电压范
表 常用集成门电路(TTL系列）
型 号 74LS00 74LS02 名 称 四2输入与非门 四2输入或非门 主要功能
74LS04
74LS05 74LS08 74LS13 74LS30 74LS32 74LS64 74LS133
六反相器
六反相器 四2输入与门 双4输入与非门 8输入与非门 四2输入或门 4-2-3-2输入与或非门 13输入与非门 施密特触发 OC门
VDD T1 T3 T2 R1 VCC R2 T4 R3
带灌电流负载?
例 用一个74HC00与非门电路驱动一个74系列TTL反 相器和六个74LS系列逻辑门电路。试验算此时的CMOS 门电路是否过载？ 74HC00： VOH（min)=3.84V， IOL（max)=4mA 74系列： VIH（min)=2V， IIH（max)=004mA 74LS系列 IIH（max)=0.02mA， IIL（max)=-0.4mA， VOH(min) ≥ VIH(min) VOL(max) ≤ VIL(max) VOL(max) =0.33V IOH（max)=-4mA 74LS系列 VIL(max) =0.8V IIL（max)=1.6mA CMOS门 & 74系列 1
74LS136
74LS365 74LS368
四异或门
六总线驱动器 六总线驱动器
OC输出
同相、三态、公共控制 反相、三态、两组控制
1
…
1
灌电流情况
74HC00: IOL(max)=4mA 74系列反相器: IIL(max)=1.6mA 74LS门： IIL(max)=0.4mA 总的输入电流IIL(total)=1.6mA+60.4mA=4mA 拉电流情况 74HC00: IOH(max)=4mA 74系列反相器: IIH(max)=0.04mA 74LS门： IIH(max)=0.02mA CMOS门 74系列 & 1 74LS系列 1
2． 电路的安装应尽量避免干扰信号的侵入，
保证电路稳定工作。
(1) 在每一块插板的电源线上，并接几十μF的 低频去耦电容和0.01~0.047μF的高频去耦电容，以 防止TTL电路的动态尖峰电流产生的干扰。 (2) 整机装置应有良好的接地系统。 电源地和信号地应该分开；模拟地和数字地应该分开。
3
VOL(max) ≤ VIL(max)
对负载器件提供足够大的拉电流和灌电流
1 灌电流
IIL
1
0
IOL
IIL
1
…
1
1
IIL(total)
IIH
IOL(max) ≥ 0 拉电流
n个 0
1 1
IOH
1
…
1
IIH
IOH(max) ≥
IIH(total)
n个
驱动电路必须能为负载电路提供合乎相应标准的高、低电平
VOH VF R ID
vI
1 LED R
当输入信号为高电平，输出为低电平时,LED发光
VCC
VCC VF VOL R ID
vI
R LED 1
例3.6.2 试用74HC04六个CMOS反相器中的一个作为接口 电路，使门电路的输入为高电平时，LED导通发光。
解：LED正常发光需要几mA的电流，并且导通时的压降 VF为1.6V。根据附录A查得，当VCC=5V时，VOL=0.1V， IOL(max)=4mA，
CMOS门电路的使用知识
CMOS电路的输入端设置了保护电路，给使用者
输入电路的静电保护 带来很大方便。但是，这种保护还是有限的。由于
CMOS电路的输入阻抗高，极易产生感应较高的静电
电压，从而击穿MOS管栅极极薄的绝缘层，造成器件 的永久损坏。为避免静电损坏，应注意以下几点：
（1）所有与CMOS电路直接接触的工具、仪 表等必须可靠接地。 （2）存储和运输CMOS电路，最好采用金属 屏蔽层做包装材料。
因此ID取值不能超过4mA。限流电阻的最小值为
( 5 1.6 0.1 )V R 825Ω 4mA
2. 机电性负载接口 用各种数字电路来控制机电性系统的功能,而机电系统所需 的工作电压和工作电流比较大。要使这些机电系统正常工作， 必须扩大驱动电路的输出电流以提高带负载能力，而且必要时 要实现电平转移。 如果负载所需的电流不特别大，可以将两个反相器并联 作为驱动电路，并联后总的最大负载电流略小于单个门最 大负载电流的两倍。 继电器
…
1
总的输入电流 IIH(total)=0.04mA+60.02mA=0.16mA
驱动电路能为负载电路提供足够的拉电流，但是灌电流刚好不过载。
3. TTL门驱动CMOS门(如74HC ）
TTL（74LS ）： CMOS（74HC）： VOH(min)=2.7V VIH(min)为3.5V 式2、3、4、都能满足，但式1 VOH(min) ≥VIH(min)不满足
Rp (max)
VDD VIH(min) I OH(total) I IH(total)
VOH V DD R P ( I O nI IH） （ IO ：TTL输出级T3截止管的漏电流）
二、 门电路带负载时的接口电路
1. 用门电路直接驱动显示器件 门电路的输入为低电平，输出为高电平时，LED发光
1 vI 1 限流电阻
如果负载所需的电流比较大，则需要在数字电路的输出 端与负载之间接入一个功率驱动器件。
3.6.3
抗干扰措施
1．多余或暂时不用的输入端处理： （1）与其它输入端并联使用。 （2）将不用的输入端按照电路功能要求接 电源或接地。比如将与门、与非门的多余输入端
接电源，将或门、或非门的多余输入端接地。
驱动电路必须能为负载电路提供足够的驱动电流 驱动电路 负载电路
1、）VOH(min)
≥
VIH(min)
2、）VOL(max) 3、） IOH(max)
4、）IOL(max)
≤ ≥
≥
VIL(max) IIH(total)
IIL(total)
2、 CMOS门驱动TTL门 CMOS门(4000系列）： VOH（min)=4.9V TTL门（74系列）： 输出、输入电压 VOH(min) ≥ VIH(min) VOL(max) ≤ VIL(max) 带拉电流负载 IOH(max) ≥ IIH(total) VOL(max) =0.1V IOL（max)=0.51mA IOH（max)=-0.51mA VIH(min) = 2V VIL(max )= 0.8V IIH（max)=20A IIL（max)=-0.4mA，
围，包括高、低电压值（属于电压兼容性的问题）。
2)驱动器件必须对负载器件提供足够大的拉电流和灌电流（属 于门电路的扇出数问题）；
负载器件所要求的输入电压
1 驱动门
vO
vI
1
负载门
Байду номын сангаасVOH(min)
v I
≥ VIH(min)
v O
VOH (min) VIH (min)
V IL (max ) V OL (max )