第六章DSP片内外设

6.2.2 定时器的控制寄存器TCR
15 ~ 12 11 10 9~6 5 4 3~0
TCR 0026h
保留
Soft
Free
PSC
TRB
TSS
TDDR
保留位
软件调试控制位
预定标 计数器
重新 加载位
停止 状态位
分频 系数
① 保留位：总是读为0； ② 软件调试控制位：控制 调试断点时定时器的工作；
Soft 0 1
6.2 可编程定时器
6.2.1 定时器的结构及特点
• C5402内部有定时器0和定时器1两个定时器。结构一样. • 每个定时器有3个控制寄存器，都是存储器映像寄存器 TIM定时器寄存器:是减1计数器，可加载周期寄存器PRD的 值，并随计数减少。
PRD定时器周期寄存器:PRD中存放定时器的周期计数值，
定时器的中断周期
TCLK (TDDR 1) ( PRD 1)
定时器的工作过程
or 3 or 2
(3) 提供一些必须的特殊功能。如JTAG口、等待状态发生 器等。
片内外设分为两大类： 片内外设:串行接口、定时器、通用I/O引脚和标准主机接 口(HPI8)等。
增强型外设:多通道缓冲串口(McBSP)、主机接口(8位增强
HPI－8、16位增强HPI－16)、直接存储器访问（DMA)控 制器等。 控制寄存器:被映射到数据存储空间的第0页(地址20h～
1、复位PLLNDIV,选择DIV方式。 2、检测PLL状态，即读PLLSTATUS位，若该位为0，表明已经 切换到DIV方式。 3、根据要切换的倍频，选择PLLNDIV,PLLDIV,PLLMUL 的组合。 4、根据所需要的牵引时间，设置PLLCOUNT的当前值。 5、设定CLKMD寄存器。
1、复位PLLNDIV,选择DIV方式。 2、检测PLL状态，即读PLLSTATUS位，若该位为0，表 明已经切换到DIV方式。 3、根据要切换的倍频，选择PLLNDIV,PLLDIV,PLLMUL 的组合。 4、根据所需要的牵引时间，设置PLLCOUNT的当前值。 5、设定CLKMD寄存器。
外接时钟源
使用内部振荡器
• C5402的PLL是软件可编程的，通过对16bit的时钟模式寄 存器CLKMD进行控制，PLL可以配置为如下两种时钟模 式： 1、倍频模式（PLL） 输入时钟乘以0.25—15共31个系数中的一个。 2、分频模式（DIV） 输入时钟除以2或4。
CLKMD各位的定义
CLKMD寄存器各位的含义
STM #0, CLKMD ; software setting of DSP clock STM #0, CLKMD ; (to divider mode before setting) TstStatu1: LDM CLKMD, A AND #01b, A ;poll STATUS bit BC TstStatu1, ANEQ STM #0xF7FF, CLKMD ; set C5402 DSP clock to 10MHz
6.0
DSP片内外设概述
DSP的片内外设是集成在芯片内部的外部设备， 主要用于与DSP外部器件进行数据的交换和通信。 CPU核对片内外设的访问控制是通过对相应的控制寄 存器的读写来完成的。 优点： (1) 片内外设访问速度快。
(2) 可以简化电路板的设计。如将A/D转换、D/A转换、定 时器集成在片内。
6.2.3 定时器的操作过程
•PSC由CPU提供时钟，每个CPU时钟信号将使PSC减1 。 PSC 减到0
时，向主定时模块TIM输出时钟，TDDR的内容重新加载到PSC。
•TIM由预定标器PSC提供时钟，每个来自预定标块的输出时钟使TIM减1。
TIM 减到0时，向CPU输出定时器中断信号（TINT），并同时输出到定 时器输出引脚（TOUT ）， PRD中的内容重新加载到TIM。
PLL的乘法系数
CLKMD各位的定义
STM #0xF7FF, CLKMD ;CLKMD=1111011111111111B
乘系数=1，即直通模式
锁相环PLL也可以通过硬件配置，通过设定芯片 的3个时钟模式引脚CLKMD1~3的电平，可以选择片内 振荡时钟与外部参考时钟的倍频。 注意：改变PLL倍频，必须先将PLL切换到DIV方式， 然后再切换到新的倍频。基本步骤：
提供TIM重载用。 TCR定时器控制寄存器:TCR包含定时器的控制和状态位， 控制定时器的工作过程。
定时器的工作原理
or 3 or 2
预定标分频系数
or 1
SRESET
TRB
0025H
周期寄存器复位 002来自H& CLKOUT TSS
PRD
定时寄存器
TDDR
预定标计数器
0024H
TIM(16位) 借位
PSC(4位) 借位
定时中断
TINT
主定时模块 预标定模块
1
TOUT
主要特点：
(1)定时器是一个减计数器。
(2)由16位计数器和4位预分频计数器组成。16位计数器的 触发脉冲由预分频计数器提供，预分频计数器由CPU工 作时钟决定。 (3) 有复位功能。 (4) 可以选择调试断点时定时器的工作方式。
Free 0 0
定时器状态
定时器立即停止工作 当计数器减至0时停 止工作 定时器继续工作
X
1
PSC (9～6位): 定时器预定标计数器。当PSC中的数值减 到0后， TIM减1 ， TDDR中的数加载到PSC;
TRB(5位): 定时器重新加载控制位。复位片内定时器。当 TRB置位时，TIM重新装载PRD的值，PSC重新装载 TDDR中的值。 TSS(4位):定时器停止位，TSS=0 定时器开始工作， TSS=1 定时器停止 TDDR(3～0位): 当PSC减为0时，TDDR中的值被装载到 PSC中
5Fh)。表6-1-p163,164。
6.1 时钟发生器
C5402内部有一个时钟发生器，可为C5402提供时钟，包 括内部振荡器和锁相环电路PLL两部分。 •时钟信号的产生的两种方式：
一是使用外部时钟源的时钟信号，将外部时钟信号 直接加到DSP芯片的X2/CLKIN引脚，而X1引脚悬空。
二是利用DSP芯片内部的振荡器构成时钟电路，在 芯片的Xl和X2/CLKIN引脚之间接入一个晶体，用于启动内 部振荡器。