三位纽环计数器实验

实验3

三位纽环计数器（综合设计性）

一、目的与要求

1、目的：掌握三位纽环计数器设计方法。使用门电路和D触发器构成三位纽环计数器逻辑电路。掌握同步时序逻辑电路的基本概念和设计方法。

2、要求：通过用门电路和D触发器，构成三位纽环计数器逻辑电路。能够正确，整洁画出三位纽环计数器逻辑电路图；正确标出集成电路引脚。能够正确连接逻辑电路；能够分析和解决在实验中碰见的问题；解决问题的思路和方法正确；实验结果满足题目要求。

二、实验设备和集成电路

1、数字逻辑实验板每人一块。

2、2片74LS00，2片74LS74集成电路，连结导线50根。

三、设计和实验内容

1、三位纽环计数器逻辑结构

2．状态转移真值表和状态图

3、激励函数卡诺图和激励函数表达式

4、三位纽环计数器电路图，标出集成电路引脚。

四、考核方式

1、逻辑电路图应当整洁、规范。

2、实验前作好充分实验准备。

3、数字逻辑实验课是一项实践性很强的教学课程。考核的重点是电路连接，调试和测试的实践性环节。考察学生在实验中的动手能力和事实求是的科学态度。核心是检查是否能够实际完成一位全加器数字逻辑电路，并电路运行正确作为重要标准。

五、连接，调试和测试时序逻辑电路参考事项注意如下：

1、实验开始时，检查并确定实验设备上的集成电路是否符合要求。

2、导线在插孔中一定要牢固接触。集成电路引脚与引脚之间的连线一定要良好接触。连线在面包板上排列整齐，连线的转弯成直角。连线不要飞线。

3、在时序逻辑电路连线时，为了防止连线时出错，可以在每连接一根线以后，在时序逻辑电路图中做一个记号，这样可以避免搞错连线，漏掉连线，多余连线等现象发生。

六、集成电路名称及引脚编号。

74LS74真值表74LS74 内部触发器与引脚连线