第21章 触发器和时序逻辑电路_1分析
触发器和时序逻辑电路电子技术课件ppt知识介绍
• D触发器：具有一个数据输入端D和一个时钟信号输入端CP。在CP的上升沿或 下降沿到来时，会将D端的输入数据锁存到输出端Q。具有数据锁存功能，适用 于数据传输和存储等应用场合。
组合逻辑控制信号产生
通过组合逻辑电路产生控制信号，实 现对时序逻辑电路的控制，如计数器 、寄存器等。
时序逻辑状态转换
在时序逻辑电路中，通过组合逻辑电 路实现状态转换，控制数据的流动和 处理。
状态机设计原理及实例分析
状态机基本概念
介绍状态机的定义、分类、状态转换图等基本概念。
状态机设计步骤
详细阐述状态机设计的步骤，包括状态编码、状态转 换表、状态转换图、控制逻辑设计等。
特性分析
触发器具有以下特性
记忆功能
能够保持输出状态不变，直到下一个触发信号的到来。
触发方式多样
可根据不同的触发方式进行设计，如电平触发、边沿触发 等。
逻辑功能灵活
可实现多种逻辑功能，如与、或、非等。
时序配合方便
可与其它时序逻辑电路方便地进行配合，实现复杂的时序 逻辑功能。
常见类型及其特点
• 基本RS触发器：具有两个输入端R和S，以及两个输出端Q和Q'。当R和S的输入 信号不同时，Q和Q'的输出状态会发生变化。具有直接置位和复位的功能，但 存在约束条件，即R和S不能同时为1。
触发器分类
根据触发方式的不同，触发器可分为电平触发器和边沿触发器两大类。其中，电平触发器又可分为基 本RS触发器、同步RS触发器、D触发器等；边沿触发器可分为正边沿触发器和负边沿触发器等。
第21章 触发器和时序逻辑电路
第二十一章 触发器和时序逻辑电路
第二节 JK触发器
CC4027是国产CMOS型集成边沿JK触发器，CP输入端 没有小圆圈表示触发器改变状态的时刻是在CP的上升沿(正跳 变)；异步输入端(直接置位、复位端)SD、RD为高电平有效。 特别注意：CMOS触发器的输入端不能悬空，必须通过电 阻接电源置为l。
第二十一章 触发器和时序逻辑电路
第三节 D触发器
• 例6-2 由一片双D触发器CC4013组成的移相电路如图所示， 可输出两个频率相同，相位差900的脉冲信号，已知CP波 形，试画出Q1和Q2端的波形，设F1和F2的初态为0。
0 1 0 1
Q1 Q2
0
1
第二十一章 触发器和时序逻辑电路
第四节 T触发器及各种触发器逻辑功能的相互转换 一、T触发器 T触发器是一种受控制的计数式触发器，也称为受控翻转触发器。
第二十一章 触发器和时序逻辑电路
本章提要 触发器是具有记忆功能、能存储数字信息的最常用的 一种基本单元电路。其特点：电路在某一时刻的输出 状态，不仅取决于当时输入信号的状态，而且与电路 的原始状态有关。当输入信号消失后，输入信号对电 路的影响将以新的输出状态保持在输出端。本章主要 讨论以下几个问题： 1. RS、JK、D、T、T′触发器的逻辑功能及各种触发器逻 辑功能的相互转换； 2. 寄存器、计数器的工作原理；
第一节 RS触发器
计数式触发器的空翻现象。
第二十一章 触发器和时序逻辑电路
第二节 JK触发器
结构及逻辑符号
第二十一章 触发器和时序逻辑电路
第二节 JK触发器
JK触发器的状态方程
Q n 1 JQ n KQ n
CP
真值表： J 0 0 1 K 0 1 0 Qn+1 Qn 0 1 Qn
时序逻辑电路典型例题分析
第六章时序逻辑电路典型例题分析第一部分：例题剖析触发器分析例1在教材图6.1所示的基本RS触发器电路中，若⎺R、⎺S 的波形如图P6.1（a）和（b），试分别画出对应的Q和⎺Q端的波形。
解：基本RS触发器，当⎺R、⎺S同时为0时，输出端Q、⎺Q均为1，当⎺R=0、⎺S=1时，输出端Q为0、⎺Q为1，当⎺R=⎺S=1时，输出保持原态不变，当⎺R=1、⎺S=0时，输出端Q为1、⎺Q为0，根据给定的输入波形，输出端对应波形分别见答图P6.1（a）和（b）。
需要注意的是，图（a）中，当⎺R、⎺S同时由0（见图中t1）变为1时，输出端的状态分析时不好确定（见图中t2），图中用虚线表示。
例2 在教材图6.2.3（a）所示的门控RS触发器电路中，若输入S 、R和E的波形如图P6.2（a）和（b），试分别画出对应的输出Q和⎺Q端的波形。
解：门控RS触发器，当E=1时，实现基本RS触发器功能，即：R=0（⎺R=1）、S=1（⎺S=0），输出端Q为1、⎺Q为0；R=1（⎺R=0）、S=0（⎺S=1）输出端Q为0、⎺Q为1；当E=0时，输出保持原态不变。
输出端波形见答图P6.2。
例3在教材图6.2.5所示的D锁存器电路中，若输入D、E的波形如图P6.3（a）和（b）所示，试分别对应地画出输出Q和Q端的波形。
解：D锁存器，当E=1时，实现D锁存器功能，即：Q n+1=D，当E=0时，输出保持原态不变。
输出端波形见答图P6.3。
例4在图P6.4（a）所示的四个边沿触发器中，若已知CP、A、B的波形如图（b）所示，试对应画出其输出Q端的波形。
设触发器的初始状态均为0。
解：图中各电路为具有异步控制信号的边沿触发器。
图（a）为边沿D触发器，CP上升沿触发，Q1n+1= A，异步控制端S D接信号C（R D=0），当C=1时，触发器被异步置位，输出Q n+1=1 ；图（b）为边沿JK触发器，CP上升沿触发，Q2n+1= A⎺Q2n +⎺BQ2n，异步控制端⎺R D接信号C（⎺S D =1），当C=0时，触发器被异步复位，输出Q n+1=0；图（c）为边沿D触发器，CP下降沿触发，Q3n+1= A，异步控制端⎺S D接信号C（⎺R D =1），当C=0时，触发器被异步置位，输出Q n+1=1；图（d）为边沿JK触发器，CP下降沿触发，Q4n+1= A⎺Q4n +⎺BQ4n，异步控制端R D接信号C（S D =0），当C=1时，触发器被异步复位，输出Q n+1=0。
大学_电工学(吉培荣著)课后答案下载_1
电工学（吉培荣著）课后答案下载电工学（吉培荣著）课后答案下载本书是普通高等教育“十一五”国家级规划教材。
本书是根据当前教学改革形势，在第六版的基础上作了精选、改写、调整、补充而修订编写的。
全书分上、下两册出版。
上册是电工技术部分;下册是电子技术部分。
各章均附有习题。
另编有配套立体化教材(见第七版序言)。
本书可作为高等学校工科非电类专业上述两门课程的教材，也可供社会读者阅读。
本书(第七版)由哈尔滨工程大学张保郁教授审阅。
本书第三版于1987年获全国优秀教材奖，第四版于1997年获国家级教学成果二等奖和国家级科学技术进步三等奖，第五版于获全国普通高等学校优秀教材二等奖，第六版于获国家级教学成果二等奖，并于获第七届全国高校出版社优秀畅销书一等奖，此外还被评为“高等教育百门精品课程教材建设计划”精品项目。
电工学（吉培荣著）：内容简介第1章电路的基本概念与基本定律1.1电路的作用与组成部分1.2电路模型1.3电压和电流的参考方向1.4欧姆定律1.5电源有载工作、开路与短路1.5.1电源有载工作1.5.2电源开路1.5.3电源短路1.6基尔霍夫定律1.6.1基尔霍夫电流定律1.6.2基尔霍夫电压定律1.7电路中电位的概念及计算习题第2章电路的分析方法2.1电阻串并联连接的等效变换2.1.1电阻的串联2.1.2电阻的并联2.2电阻星形联结与三角形联结的等效变换 2.3电源的两种模型及其等效变换2.3.1电压源模型2.3.2电流源模型2.3.3电源两种模型之间的等效变换2.4支路电流法2.5结点电压法2.6叠加定理2.7戴维宁定理与诺顿定理2.7.1戴维宁定理2.7.2诺顿定理2.8受控电源电路的分析2.9非线性电阻电路的分析习题第3章电路的暂态分析第4章正弦交流电路第5章三相电路第6章磁路与铁心线圈电路第7章交流电动机第8章直流电动机第9章控制电机第10章继电接触器控制系统第11章可编程控制器及其应用第12章工业企业供电与安全用电第13章电工测量附录部分习题答案中英文名词对照参考文献第14章半导体器件14.1半导体的导电特性14.1.1本征半导体14.1.2N型半导体和P型半导体 14.2PN结及其单向导电性14.3二极管14.3.1基本结构14.3.2伏安特性14.3.3主要参数14.4稳压二极管14.5双极型晶体管14.5.1基本结构14.5.2电流分配和放大原理14.5.3特性曲线14.5.4主要参数14.6光电器件14.6.1发光二极管14.6.2光电二极管14.6.3光电晶体管习题第15章基本放大电路15.1共发射极放大电路的组成15.2放大电路的`静态分析15.2.1用放大电路的直流通路确定静态值 15.2.2用图解法确定静态值15.3放大电路的动态分析15.3.1微变等效电路法15.3.2图解法15.4静态工作点的稳定15.5放大电路的频率特性15.6射极输出器15.6.1静态分析15.6.2动态分析15.7差分放大电路15.7.1静态分析15.7.2动态分析15.7.3共模抑制比15.8互补对称功率放大电路15.8.1对功率放大电路的基本要求15.8.2互补对称放大电路15.8.3集成功率放大电路15.9场效晶体管及其放大电路15.9.1绝缘栅场效晶体管15.9.2场效晶体管放大电路习题第16章集成运算放大器16.1集成运算放大器的简单介绍16.1.1集成运算放大器的特点16.1.2电路的简单说明16.1.3主要参数16.1.4理想运算放大器及其分析依据 16.2运算放大器在信号运算方面的应用 16.2.1比例运算16.2.2加法运算16.2.3减法运算16.2.4积分运算16.2.5微分运算16.3运算放大器在信号处理方面的应用 16.3.1有源滤波器16.3.2采样保持电路16.3.3电压比较器16.4运算放大器在波形产生方面的应用 16.4.1矩形波发生器16.4.2三角波发生器……第17章电子电路中的反馈第18章直流稳压电源第19章电力电子技术第20章门电路和组合逻辑电路第21章触发器和时序逻辑电路第22章存储器和可编程逻辑器件第23章模拟量和数字量的转换附录部分习题答案中英文名词对照参考文献电工学（吉培荣著）：图书目录点击此处下载电工学（吉培荣著）课后答案。
21章 题库——时序逻辑电路+答案
第21章 触发器和时序逻辑电路一、填空题1、JK 触发器的特性方程为：=+1n Q ________________________。
2、时钟触发器按照结构和触发方式不同可分为：_________、__________、_________和主从式触发器四种。
3、T 触发器的特性方程为=+1n Q _________________。
4、4个触发器组成的寄存器可以存储__________位二进制数。
5、将JK 触发器的J 端连在Q 端上，K 端接高电平。
假设)(t Q =0，则经过50个CP 脉冲作用后，它的状态)50(+t Q =_____。
6、对于时钟RS 触发器，若要求其输出“0”状态保持不变，则输入的RS 信号应为________。
7、组成计数器的各个触发器的状态能在时钟信号到达时同时翻转,它属于__________ 计数器。
（填“同步”或“异步”）8、当JK 触发器的输入J=1，K=0时，触发器的次态Q n+1=____________。
9、若要构成十二进制计数器，最少要用__________个触发器。
10、构成一个模6的同步计数器最少要________个触发器。
11、一个 JK 触发器有____个稳态，它可存储____位二进制数。
二、选择题1、下列触发器中有空翻现象的是_________。
A 、同步式触发器B 、维持阻塞式触发器C 、主从式触发器D 、边沿式触发器 2、在以下各种电路中，属于时序电路的有__________。
A 、译码器B 、计数器C 、数据选择器D 、编码器 3、JK 触发器当J=K=1时，Q n+1=__________。
A 、0B 、1C 、Q nD 、 Q n4、下列触发器中逻辑功能最多是_______。
A 、J-K 触发器B 、D 触发器C 、T 触发器D 、T ′触发器 5、在CP 有效的情况下，当输入端D=0时，则D 触发器的输出端=+1n Q ________。
电工与电子技术(A)II测试题(2011-2012学年第1学期 )
2011-2012学年第一学期 电工与电子技术(A)II 测试题第16 17章 集成运算放大器和反馈一、填空题（共5个空，每空2分，填在对应的横线上，总计10分）1．要使运算放大器工作于线性区，必须引入 ；2．集成运算放大器工作于非线性区，u +为同相输入， u –为反相输入，U o(sat)为饱和值的大小为12V 。
当u +> u –时， u o = V ；当u +< u –时，u o = V ； 3．在同相输入比例运放电路中，设R 1=10k Ω，R F =100k Ω，则闭环电压放大倍数A u f = ，平衡电阻R 2= Ω。
二、选择题（每小题四个备选答案中选出一个正确答案，共5小题，每小题2分，总计10分）1． 下列条件中符合理想运算放大器条件之一是 (A) 开环放大倍数 →0 (B) 差模输入电阻→∞ (C) 开环输出电阻→∞ (D) 共模抑制比 →02．要提高放大电路的输入电阻，降低输出电阻应采用______负反馈。
(A) 并联电压 (B) 并联电流 (C) 串联电压 (D) 串联电流3．如图2-1所示的电压比较器，其转输特性曲线为 。
（A ）（B ） （C） （D ）4．图2-2所示电路的反馈类型是______负反馈。
(A) 并联电压 (B) 并联电流 (C) 串联电流 (D) 串联电压u iｉｉｉ ｉ０图2-15．运算放大器电路如图2-3所示，其最大输出电压为±12V ，已知1-=i u V ，则输出电压0u 为（ ）。
(A) 12V (B) －12V (C) 1V (D) -1Vi u三、计算下列各题(共3小题，总计30分)1．如图3-1所示是一个电压电流变换电路，R L 是负载电阻，试求负载电流i o 与输入电压u i 的关系，并说明它是何种类型的负反馈电路。
（10分）2．电路如图3-2所示，Ω=k 101R ，Ω=k 202R ，Ω=k 100F R ，V 2.01=i u ，V 5.02-=i u ，求输出电压 。
第21章 触发器和时序逻辑电路
1
&
&
a
b
1
1
D1 0 CP
返回
0
1
Q
Q
C正沿到达时c、
& e
& f
d开启，使c=1，
d=0。
1
0
Q翻转为1
&
&
c1
d
0
1
&
&
a
b
1
1
D 1C
返回
C正沿过后， d=0将c封锁, 并使b=1，维 持d=0。
Q
0 & e
Q1 &
f
因此以后 C=1期间D的 变化不影响 输出。
1
& c
0
& a
0 &
d
1 &
移位脉冲
• F0
• F1
• F2
F3
CP
CP
D0
D0
10 1 1
Q0
Q0
1
Q1
Q1
1
Q2
Q2
0
Q3
Q3
1
3. 中规模双向移位寄存器
VCC Q0 Q1 Q2 Q3 CP SB SA 74LS194
Cr DSR D0 D1 D2 D3 DSL GND
DSR：右移串行输入端
DSL：左移串行输入端 D3~ D0：并行输入端 Q3~ Q0：数据输出端
G2
1 RD 1
0 SD 0
输出保持：Q 1 Q 0
返回
RD 1, S D 0 时，触发器原状态若为“0”，
则新状态为“1”。若原状态为“1”，则新状 态仍为“1”。即无论原状态如何，基本RS触 发器都输出“1”，所谓“置位”状态。
(完整版)第21章触发器和时序逻辑电路习题答案
第21章 触发器和时序逻辑电路191、触发器按其工作状态是否稳定可分为( b )。
(a)RS 触发器，JK 触发器，D 触发器，T 触发器；(b)双稳态触发器，单稳态触发器，无稳态触发器；(c)主从型触发器，维持阻塞型触发器。
192、逻辑电路如图所示，当A=“1”时，基本RS 触发器( c )。
(a)置“1”； (b)置“0”； (c)保持原状态。
A193、 逻辑电路如图所示，分析C ，S ，R 的波形，当初始状态为“0”时，输出Q 是“0”的瞬间为( c )。
(a)1t ； (b)2t ； (c)3t 。
C S Rt 1t 2t3194、 某主从型JK 触发器，当J=K=“1”时，C 端的频率f=200Hz ，则Q 的频率为( c )。
(a)200Hz ； (b)400Hz ； (c)100Hz 。
195、逻辑电路如图所示，当A=“1”时，C 脉冲来到后JK 触发器( a )。
(a)具有计数功能； (b)置“0”； (c)置“1”。
A196、 逻辑电路如图所示，A=“0”时，C 脉冲来到后D 触发器( b )。
(a)具有计数器功能； (b)置“0”； (c)置“1”。
A 197、逻辑电路如图所示，分析C 的波形，当初始状态为“0”时，输出Q是“0”的瞬间为( a )。
(a) 1t ； (b)2t ； (c)3t 。
C t 1t 2t 3198、逻辑电路如图所示，它具有( a )。
(a)D 触发器功能； (b)T 触发器功能； (c)T'触发器功能。
199、逻辑电路如图所示，它具有( b )。
(a)D 触发器功能； (b)T 触发器功能；(c)T'触发器功能。
200、时序逻辑电路与组合逻辑电路的主要区别是( c )。
(a)时序电路只能计数，而组合电路只能寄存；(b)时序电路没有记忆功能，组合电路则有；(c)时序电路具有记忆功能，组合电路则没有。
201、寄存器与计数器的主要区别是( b )。
第21章触发器和时序逻辑电路课件
克服办法：采用 JK 触发器或 D 触发器
二、JK触发器
1、结构和逻辑图
SD
J-K触发器是由两个可 J
控R-S触发器构成。
CP
K
S 主Q CP触
发 R 器Q
S 从Q
Q
CP触
发 R 器Q
Q
还通过一个“非”门将
RD
两个触发器联系起来。
分别称为主触发器和从
1
触发器。这种触发器具 主从型J-K触发器逻辑图
但在数字系统中，为了能实现按一 定程序进行运算，需要记忆功能。本章 将讨论的触发器及由其组成的时序逻辑 电路中，它的输出状态不仅决定于当时 的输入状态，而且还与电路的原来状态 有关，也就是时序电路具有记忆功能。
组合电路和时序电路是数字电路 的两大类。
门电路是组合电路的基本单元；
触发器是时序电路的基本单元。
在C = 1期间，触发器保持“1”不变
& G2
1 RD
封锁
& G4
0
1 0
C
& G6
1
D
结论：
D触发器状态表 C=0时，时钟控制
C上升沿前接收信 号，上降沿时触发 器翻转，（ 其Q的 状态与D状态一致； 但Q的状态总比D
D
Qn+1
电路关闭，触发器的 输出状态保持不变。
0 1
0
1
C=01时，时钟控 制电路打开，输出状
2、主触发器是同步RS触发器，在CP=1期间，输 入信号都对主触发器起控制作用。
3、在CP=1期间，J、K输入电平发生变化，不管
变化多少次，触发器只翻转一次。
例21.1.2： 主从J、K触发器的波形如图所示，已知触 发器的原状态为0，试画出输出波形。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Q
Q
反馈线
G1 &
& G2
SD 两输入端
RD
《电工学之电子技术》
6/49
章目录 上一页 下一页 返回 退出
单触击发此器输处出编与输辑入母的逻版辑标关题系 样式
(1) SD=1，RD = 0
设触发器原态为 1
1Q
态。
0
翻转为 0 态
G1 & 1
SD 1
Q0 1
& G2 0
RD01
《电工学之电子技术》
7/49
章目录 上一页 下一页 返回 退出
单击此处编辑母版标题样式
设原态为 0 态
触发器保持
0 态不变
结论: 不论 触发器原来
为何种状态，
当 SD= 1， RD= 0 时，
将使触发器
置 0 或称为 复位。
0Q 0
G1 & 1
SD 1
Q1 1
& G2 0
RD 0
复位
《电下一页 返回 退出
《电工学之电子技术》
第21章 触发器和时序逻辑电路
主讲：马盛林
单击第此21处章编触辑发母器版和标时题序样逻式辑电路
21.1 双稳态触发器 21.2 寄存器 21.3 计数器 21.4 时序逻辑电路的分析(略) 21.5 由555定时器组成的单稳态触 发器和无稳态触发器 21.6 应用举例
《电工学之电子技术》
单(4)击SD此=0处，R编D =辑0 母版标题样式
1态
当信号SD=RD=0 同时变为1时, 由 于与非门的翻转 时间不可能完全 相同，触发器状 态可能是 1 态， 也可能是 0 态， 不能根据输入信 号确定。
Q 1 1
G1 &
11 10 1
SD 0
Q 1 0 若先翻转
& G2 11
1 RD 0
若G1先翻转，则触发器为 0 态
单击此处编辑母版标题样式
(2) SD=0，RD = 1
设原态为 0 态
0Q
Q1
1
0
翻转为 1 态
G1 & 0
SD 0
& G2 1
RD 1
《电工学之电子技术》
9/49
章目录 上一页 下一页 返回 退出
单击此处编辑母版标题样式
设原态为 1 态
触发器保持
1 态不变
结论: 不论 触发器原来
为何种状态，
当 SD = 0， RD =1时，
11/49
章目录 上一页 下一页 返回 退出
单击此处编辑母版标题样式
设原态为 1 态
触发器保持
1 态不变
当 SD=1， RD=1时，
触发器保持
原来的状态，
即触发器具
有保持、记
忆功能。
1Q 1
G1 & 0
SD 1
Q0 0
& G2 1
RD 1
《电工学之电子技术》
12/49
章目录 上一页 下一页 返回 退出
3、理解集成定时器及由它组成的单稳态触发器和多谐振荡器的工 作原理。
重点与难点：
1、R－S、J－K、D 触发器的逻辑功能。
2、数据寄存器和移位寄存器的寄存方式和特点。
3、同步、异步计数器的工作原理和分析方法。
4、用集成计数器构成任意进制计数器。
5、555集成定时器的工作原理和典型应用。
《电工学之电子技术》
将使触发器
置 1 或称为 置位。
1Q
Q0
1
0
G1 & 0
& G2 1
SD 0
置位
RD 1
《电工学之电子技术》
10/49
章目录 上一页 下一页 返回 退出
单击此处编辑母版标题样式
(3) SD=1，RD = 1
设原态为 0 态 保持为 0 态
0Q 0
G1 & 1
1 SD
Q1
1 & G2 0
1 RD
《电工学之电子技术》
《电工学之电子技术》
4/49
章目录 上一页 下一页 返回 退出
单击此处2编1.1辑双母稳版态标触题发样器式
双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存一
位二进制码。
特点： (1) 有两个稳定状态—0 态和 1 态； (2) 能根据输入信号将触发器置成 0 态 或 1 态； (3) 输入信号消失后，被置成的 0 态或 1 态能保存
3/49
章目录 上一页 下一页 返回 退出
时单序击逻此辑电处路编的特辑点母：版标题样式
电路的输出状态不仅取决于当时的输入信号，而且 与电路原来的状态有关，当输入信号消失后，电路状态 仍维持不变。这种具有存储记忆功能的电路称为时序逻 辑电路。
下面介绍双稳态触发器，它是构成时序逻辑电路 的基本逻辑单元。
Q
Q
发器的初始状态，工
作过程中应处于高电
平，对电路工作状态 无影响。
G1
&
& G2
当CP=0时
1SD 1
被封锁
G3 & R、S 输入状态不
起作用。 触发器
状态不变。
S
1 RD1 & G4
0 被封锁
CP
R
《电工学之电子技术》
16/49
章目录 上一页 下一页 返回 退出
单击当此CP处= 编1 时辑母版标题Q 样式
《电工学之电子技术》
13/49
章目录 上一页 下一页 返回 退出
单击此处编辑母版标题样式
基本 RS 触发器状态表
逻辑符号
SD RD
Q 功能
10
0 置0
01 11
1 置1 不变 保持
SR
0 0 同时变 1后不确定
SD RD
RD(Reset Direct)─直接置 0 端(复位端) 低电平有效
SD(Set Direct)─直接置 1 端(置位端)
触发器状态由R、 S 输入状态决定。
G1 &
触发器的翻 转时刻受 CP 控制 (CP 高电 平时翻转), 而
1 SD
打开
G3 &
触发器的状态 由R、S的状态 决定。
1
S
CP
Q
& G2 RD 1
& G4
打开
R
《电工学之电子技术》
17/49
章目录 上一页 下一页 返回 退出
2/49
章目录 上一页 下一页 返回 退出
单击此处编辑本母章版要标求题样式
基本要求：
1、掌握 R－S、J－K、D 触发器的逻辑功能及不同结构触发器的 动作特点。
2、理解时序逻辑电路的概念和工作特点，掌握寄存器、移位寄存 器、二进制计数器、同步、异步十进制计数器的工作原理及逻辑 功能，会分析时序逻辑电路。
《电工学之电子技术》
14/49
章目录 上一页 下一页 返回 退出
2单. 可击控此RS处触编发器辑母版标Q题样式 Q
基本RS触发器
G1 &
& G2
导引电路
SD G3 &
RD & G4
S
CP
R
时钟脉冲
《电工学之电子技术》
15/49
章目录 上一页 下一页 返回 退出
单击此处编辑母版标题样式
SD、RD 用于预置触
下来，即具有记忆功能。
《电工学之电子技术》
5/49
章目录 上一页 下一页 返回 退出
单21击.1.1此处RS编触辑发器母版标题样式
1. 基本 RS 触发器
正常情况下，
两输出端的状态 保持相反。通常 以Q 端的逻辑电 平表示触发器的 状态，即Q = 1， Q=0时，称为 1 态,反之为 0 态。
两互补输出端