射频电路设计讲义(关键知识点)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
0. 32 4λ
j0.5
j1
zL
j2
yL
j0.2
−j2
θ2
0 0.2 0.5 1 2
y=0, 开路
−j0.2
yL
−j0.5 −j1 −j2
射频集成电路设计基础 > 补充内容 > 短截线 (Stub) 阻抗匹配举例
<< >> <
>
↵
7 of 14
关于层叠式电感
• 电感值与层数
– 如果上下两层电感分别为为 L1 和 L2 且耦合紧密 (k=1)，那么总电感值为 L tot = L 1 + L 2 + M 21 + M 12 = L1 + L2 + 2 L1 L2 当 L1=L2=L 时， L tot = 4 L 以此类推， n 层电感的总感值为 n2L Ltot L1 L2
+ vgs − i vin in
gmvgs
入电压 90°，因此输入阻抗呈感性 » 实际工作受 Cgd 和 gds 很大限制
R g C gs R g ≈ ----L ≈ ------------gm ωT
射频集成电路设计基础 > 补充内容 > 有源电感
<< >> <
>
↵
11 of 14
硅衬底上的传输线
调节 C, gm1 和 gm2 可以得到很大的电感值，但是由于跨导放大器的限制，其工 作频率很低
射频集成电路设计基础 > 补充内容 > 有源电感
<< >> <
>
↵
10 of 14
– Gyrator-C 电感的构成无非是一正一反 两个跨导加上一个电容，这可以用很 简单的电路来实现，并且可用于较高 的频率
《射频集成电路设计基础》 讲义
补充内容
S 参数与参考平面 短截线 (Stub) 阻抗匹配举例 关于层叠式电感 有源电感 硅衬底上的传输线 参考文献
东南大学射频与光电集成电路研究所 陈志恒 , Sep-30, 2002
1 of 14
S 参数与参考平面
• 在测量二端口网络时需要通过传输线将其输入输出端口连接到网络分析 仪，这些传输线的存在使测量的参考平面发生了变化
V1 I1 gm1 gm2 I2 V1 V2 I1 I2
gm2V2
gm1V1 V2
C
C
– 实际上，这里的目的是要使输入电流滞后输入电压 90°，为了达到这一目 的，使用了两次电压－电流转换：
» gm1 将 V1 转成电流对 C 充电，从而得到了滞后 V1 90° 的 V2 » gm2 将 V2 转成输入电流 I1，由于 I1 与 V2 同相，因此也滞后 V1 90°
Vb vin iin vin
Vb iin
– 单管电路
»
R g » 1 ⁄ ( sC gs ) , 流过 Cgs 的电流由 Rg 决
定，与输入电压同相，因此 vsg(=− vgs) 滞后 vin 90° »
g m » ω C gs , 输入电流 i in ≈ g m v sg , 滞后输
Rg
Rg
Cgs
射频集成电路设计基础 > 补充内容 > 关于层叠式电感
<< >> <
>
↵
8 of 14
• 层间电容与自谐振频率 [3]
C1
C2 1 ------C eq ≈ 2 4 ∑ C i + C n 3n i=1
n–1
(1)
C3
– n 为层数，层间电容 C1, C2 比底层到地电容 C3 对 总电容的影响更大，因此为了提高自谐振频率， 需要考虑拉开各层间的距离
0.327λ y0=1 yL
zL
j0.2
Fra Baidu bibliotek
0
0.2
0.5
θ1
1
2
−j0.2
yL
−j0.5 −j1
接入点 2
−j2
l2
−j2
射频集成电路设计基础 > 补充内容 > 短截线 (Stub) 阻抗匹配举例
<< >> <
>
↵
5 of 14
– Stub 可以短路或开路，用来获 得一个纯归一化电纳 −j2 ；假 设 Stub 特征阻抗与主传输线相 同，并且使用短路线，从图中 可得 θ 2 = 53.1 ° ，因此 l 2 = 0.074 λ
–j θ1
0 e
–j θ2
b1 b2
0 e 0 e
–j θ2
0
, 则 [ θ –1 ] = e
0 , 上式可写成
j θ2
0
0 e
[ a ′ ] = [ θ –1 ] [ a ] , [ b ′ ] = [ θ ] [ b ] 如果无传输线时网络的 S 参数是 [S]，加上传输线后的 S 参数是 [S']，则 [b] = [S][a] , [b′] = [S′][a′] 于是 [ θ ] [ b ] = [ S ′ ] [ θ –1 ] [ a ] , [ b ] = [ θ –1 ] [ S ′ ] [ θ –1 ] [ a ] 亦即 [ S ] = [ θ –1 ] [ S ′ ] [ θ –1 ] , [ S ′ ] = [ θ ] [ S ] [ θ ]
• 微带线 [1]
– 为阻止电场进入衬底引起损耗，可用低 层金属作为接地平面，构成微带线 – 顶层金属距离衬底的距离随工艺中金属 层数的增加而增加，因此所形成微带线 的特征阻抗不至于过小 – 增加信号线宽度使特征阻抗与衰减常数 同时减小 (why?)
SiO2 w t tox
Si Substrate
Microstrip
– 微带线和共面波导可以结合起来使 用，衬底被完全屏蔽； W=S=20µm, tox=8µm 测得的损耗在 10GHz 约为 0.2dB/mm, 在 50GHz 约 为 0.5dB/mm
射频集成电路设计基础 > 补充内容 > 硅衬底上的传输线
<< >> <
>
↵
14 of 14
参考文献
[1] [2] B. Razavi, “Prospects of CMOS Technology for High-Speed Optical Communication Circuits,” IEEE J. Solid-State Circuits, vol. 37, pp. 1135-1145, Sep. 2002. B. Kleveland, C. Diaz, D. Vook, L. Madden, T. Lee and S. Wong, “Exploiting CMOS Reverse Interconnect Scaling in Multigigaherz Amplifier and Oscillator Design,” IEEE J. Solid-State Circuits, vol. 36, pp. 1480-1488, Oct. 2001. A. Zolfaghari, A. Chan and B. Razavi, “Stacked Inductors and Transformers in CMOS Technology,” IEEE J. Solid-State Circuits, vol. 36, pp. 620-628, April 2001.
射频集成电路设计基础 > 补充内容 > 硅衬底上的传输线
<< >> <
>
↵
13 of 14
Table 1: 金属厚度为 2µm 时给定阻抗和 宽度对应的间距 S (µm)
Z0 \ W
5µm 10µm 20µm 40µm
40Ω 1.25 2.5 5 10
60Ω 5 10 20 40
90Ω 20 40 80 160
j1 j0.5
zL
j2
j0.2
y=∞, 短路
0
0.2
0.5
1
θ2
2
−j0.2
yL
−j0.5 −j1 −j2
射频集成电路设计基础 > 补充内容 > 短截线 (Stub) 阻抗匹配举例
<< >> <
>
↵
6 of 14
– 如果使用开路线，θ 2 = 233.1 ° , l 2 = 0.324 λ
0.327λ y0=1
Z0 ZL
y0=1
yL
• 基本设计步骤
– 在圆图上将归一化的阻抗 zL 转换成归一化 的导纳 yL (how?)，阻抗圆图也就成为导纳 圆图 – 画出 zL 或 yL 所对应的反射系数圆，找出其 与单位电导圆的交点，通常存在两个交点 1+jb 和 1-jb (b>0)，可以选择一个进行设计
射频集成电路设计基础 > 补充内容 > 短截线 (Stub) 阻抗匹配举例
Ceq
Ltot
射频集成电路设计基础 > 补充内容 > 关于层叠式电感
<< >> <
>
↵
9 of 14
有源电感
• 回转器＋电容 (Gyrator-C) 的实现方式
V1 V1 Z in = ---- = ------------I1 gm2 V2 1 V 2 = g m 1 V 1 ----sC sC - = sL Z in = --------------gm1 gm2 C L = --------------gm1 gm2
射频集成电路设计基础 > 补充内容 >S 参数与参考平面 j θ1 j θ2
, ,
b 1' = b 1 e b 2' = b 2 e
–j θ1 –j θ2
<< >> <
>
↵
2 of 14
a1 ′ a2 ′ 令 [θ] = e
–j θ1
= e
j θ1
0
j θ2
a1 a2
,
b1 ′ b2 ′
j θ1
= e
y0=1 1+jb
l1
yL
<< >> <
>
↵
4 of 14
– 在本例中
z L = 0.286 + j 0.795 ,
y L = 0.4 – j 1.114 ，等反射系数圆
等反射系数圆
j0.5
j1
接入点 1
j2
与单位导纳圆有两个交点 1+j2 和 1-j2，这是两个可能的 Stub 接入点 – 我们选择接入点 1，可以读出 从 yL 到 1+j2 反射系数变化了 235.2 度，由于 θ 1 = 2 β l 1 , βλ = 2 π , 所以 l 1 = 0.327 λ ， 下一步求 Stub 的长度 l2
l1 l2 a1 b1 a1' b1'
Source
[S]
a2 b2
a2' b2'
Load
– 由传输线理论可知，传输线对入射和反射波所起的是延时或移相的作用，令 θ 1 = β l 1 ，θ 2 = β l 2 ，则以下关系成立： a 1' = a 1 e a 2' = a 2 e 或者使用矩阵的形式
t=0.8µm tox=7µm
f=40GHz
射频集成电路设计基础 > 补充内容 > 硅衬底上的传输线
<< >> <
>
↵
12 of 14
• 共面波导 (Coplanar Waveguid, CPW) [2]
Ground
Ground w s SiO2 t tox
Si Substrate
– 信号电场主要集中在信号线与接地平面之间，仅有部分进入衬底 – 对固定特征阻抗， W/S 之比固定，减小导线宽度必须同时减小间距 S，于是 一方面趋肤效应增大了导线电阻，另一方面导线与地平面耦合得更紧密，减 小了衬底损耗；与电感的情况类似，需要根据工作频率选择尺寸以减小损耗
[3]
射频集成电路设计基础 > 补充内容 > 参考文献
<< >> <
>
↵
<< >> < > ↵
射频集成电路设计基础 > 补充内容 >S 参数与参考平面
3 of 14
短 截 线 ( St u b ) 阻 抗 匹 配 举 例
• 确定两个参数：
– Stub 的接入位置 – Stub 的长度 Stub 的特征阻抗不必与主传输线相同，但相同 的特征阻抗会带来一些方便，同时，由于 Stub 是并联接入的，更适合在导纳圆图上设计
j0.5
j1
zL
j2
yL
j0.2
−j2
θ2
0 0.2 0.5 1 2
y=0, 开路
−j0.2
yL
−j0.5 −j1 −j2
射频集成电路设计基础 > 补充内容 > 短截线 (Stub) 阻抗匹配举例
<< >> <
>
↵
7 of 14
关于层叠式电感
• 电感值与层数
– 如果上下两层电感分别为为 L1 和 L2 且耦合紧密 (k=1)，那么总电感值为 L tot = L 1 + L 2 + M 21 + M 12 = L1 + L2 + 2 L1 L2 当 L1=L2=L 时， L tot = 4 L 以此类推， n 层电感的总感值为 n2L Ltot L1 L2
+ vgs − i vin in
gmvgs
入电压 90°，因此输入阻抗呈感性 » 实际工作受 Cgd 和 gds 很大限制
R g C gs R g ≈ ----L ≈ ------------gm ωT
射频集成电路设计基础 > 补充内容 > 有源电感
<< >> <
>
↵
11 of 14
硅衬底上的传输线
调节 C, gm1 和 gm2 可以得到很大的电感值，但是由于跨导放大器的限制，其工 作频率很低
射频集成电路设计基础 > 补充内容 > 有源电感
<< >> <
>
↵
10 of 14
– Gyrator-C 电感的构成无非是一正一反 两个跨导加上一个电容，这可以用很 简单的电路来实现，并且可用于较高 的频率
《射频集成电路设计基础》 讲义
补充内容
S 参数与参考平面 短截线 (Stub) 阻抗匹配举例 关于层叠式电感 有源电感 硅衬底上的传输线 参考文献
东南大学射频与光电集成电路研究所 陈志恒 , Sep-30, 2002
1 of 14
S 参数与参考平面
• 在测量二端口网络时需要通过传输线将其输入输出端口连接到网络分析 仪，这些传输线的存在使测量的参考平面发生了变化
V1 I1 gm1 gm2 I2 V1 V2 I1 I2
gm2V2
gm1V1 V2
C
C
– 实际上，这里的目的是要使输入电流滞后输入电压 90°，为了达到这一目 的，使用了两次电压－电流转换：
» gm1 将 V1 转成电流对 C 充电，从而得到了滞后 V1 90° 的 V2 » gm2 将 V2 转成输入电流 I1，由于 I1 与 V2 同相，因此也滞后 V1 90°
Vb vin iin vin
Vb iin
– 单管电路
»
R g » 1 ⁄ ( sC gs ) , 流过 Cgs 的电流由 Rg 决
定，与输入电压同相，因此 vsg(=− vgs) 滞后 vin 90° »
g m » ω C gs , 输入电流 i in ≈ g m v sg , 滞后输
Rg
Rg
Cgs
射频集成电路设计基础 > 补充内容 > 关于层叠式电感
<< >> <
>
↵
8 of 14
• 层间电容与自谐振频率 [3]
C1
C2 1 ------C eq ≈ 2 4 ∑ C i + C n 3n i=1
n–1
(1)
C3
– n 为层数，层间电容 C1, C2 比底层到地电容 C3 对 总电容的影响更大，因此为了提高自谐振频率， 需要考虑拉开各层间的距离
0.327λ y0=1 yL
zL
j0.2
Fra Baidu bibliotek
0
0.2
0.5
θ1
1
2
−j0.2
yL
−j0.5 −j1
接入点 2
−j2
l2
−j2
射频集成电路设计基础 > 补充内容 > 短截线 (Stub) 阻抗匹配举例
<< >> <
>
↵
5 of 14
– Stub 可以短路或开路，用来获 得一个纯归一化电纳 −j2 ；假 设 Stub 特征阻抗与主传输线相 同，并且使用短路线，从图中 可得 θ 2 = 53.1 ° ，因此 l 2 = 0.074 λ
–j θ1
0 e
–j θ2
b1 b2
0 e 0 e
–j θ2
0
, 则 [ θ –1 ] = e
0 , 上式可写成
j θ2
0
0 e
[ a ′ ] = [ θ –1 ] [ a ] , [ b ′ ] = [ θ ] [ b ] 如果无传输线时网络的 S 参数是 [S]，加上传输线后的 S 参数是 [S']，则 [b] = [S][a] , [b′] = [S′][a′] 于是 [ θ ] [ b ] = [ S ′ ] [ θ –1 ] [ a ] , [ b ] = [ θ –1 ] [ S ′ ] [ θ –1 ] [ a ] 亦即 [ S ] = [ θ –1 ] [ S ′ ] [ θ –1 ] , [ S ′ ] = [ θ ] [ S ] [ θ ]
• 微带线 [1]
– 为阻止电场进入衬底引起损耗，可用低 层金属作为接地平面，构成微带线 – 顶层金属距离衬底的距离随工艺中金属 层数的增加而增加，因此所形成微带线 的特征阻抗不至于过小 – 增加信号线宽度使特征阻抗与衰减常数 同时减小 (why?)
SiO2 w t tox
Si Substrate
Microstrip
– 微带线和共面波导可以结合起来使 用，衬底被完全屏蔽； W=S=20µm, tox=8µm 测得的损耗在 10GHz 约为 0.2dB/mm, 在 50GHz 约 为 0.5dB/mm
射频集成电路设计基础 > 补充内容 > 硅衬底上的传输线
<< >> <
>
↵
14 of 14
参考文献
[1] [2] B. Razavi, “Prospects of CMOS Technology for High-Speed Optical Communication Circuits,” IEEE J. Solid-State Circuits, vol. 37, pp. 1135-1145, Sep. 2002. B. Kleveland, C. Diaz, D. Vook, L. Madden, T. Lee and S. Wong, “Exploiting CMOS Reverse Interconnect Scaling in Multigigaherz Amplifier and Oscillator Design,” IEEE J. Solid-State Circuits, vol. 36, pp. 1480-1488, Oct. 2001. A. Zolfaghari, A. Chan and B. Razavi, “Stacked Inductors and Transformers in CMOS Technology,” IEEE J. Solid-State Circuits, vol. 36, pp. 620-628, April 2001.
射频集成电路设计基础 > 补充内容 > 硅衬底上的传输线
<< >> <
>
↵
13 of 14
Table 1: 金属厚度为 2µm 时给定阻抗和 宽度对应的间距 S (µm)
Z0 \ W
5µm 10µm 20µm 40µm
40Ω 1.25 2.5 5 10
60Ω 5 10 20 40
90Ω 20 40 80 160
j1 j0.5
zL
j2
j0.2
y=∞, 短路
0
0.2
0.5
1
θ2
2
−j0.2
yL
−j0.5 −j1 −j2
射频集成电路设计基础 > 补充内容 > 短截线 (Stub) 阻抗匹配举例
<< >> <
>
↵
6 of 14
– 如果使用开路线，θ 2 = 233.1 ° , l 2 = 0.324 λ
0.327λ y0=1
Z0 ZL
y0=1
yL
• 基本设计步骤
– 在圆图上将归一化的阻抗 zL 转换成归一化 的导纳 yL (how?)，阻抗圆图也就成为导纳 圆图 – 画出 zL 或 yL 所对应的反射系数圆，找出其 与单位电导圆的交点，通常存在两个交点 1+jb 和 1-jb (b>0)，可以选择一个进行设计
射频集成电路设计基础 > 补充内容 > 短截线 (Stub) 阻抗匹配举例
Ceq
Ltot
射频集成电路设计基础 > 补充内容 > 关于层叠式电感
<< >> <
>
↵
9 of 14
有源电感
• 回转器＋电容 (Gyrator-C) 的实现方式
V1 V1 Z in = ---- = ------------I1 gm2 V2 1 V 2 = g m 1 V 1 ----sC sC - = sL Z in = --------------gm1 gm2 C L = --------------gm1 gm2
射频集成电路设计基础 > 补充内容 >S 参数与参考平面 j θ1 j θ2
, ,
b 1' = b 1 e b 2' = b 2 e
–j θ1 –j θ2
<< >> <
>
↵
2 of 14
a1 ′ a2 ′ 令 [θ] = e
–j θ1
= e
j θ1
0
j θ2
a1 a2
,
b1 ′ b2 ′
j θ1
= e
y0=1 1+jb
l1
yL
<< >> <
>
↵
4 of 14
– 在本例中
z L = 0.286 + j 0.795 ,
y L = 0.4 – j 1.114 ，等反射系数圆
等反射系数圆
j0.5
j1
接入点 1
j2
与单位导纳圆有两个交点 1+j2 和 1-j2，这是两个可能的 Stub 接入点 – 我们选择接入点 1，可以读出 从 yL 到 1+j2 反射系数变化了 235.2 度，由于 θ 1 = 2 β l 1 , βλ = 2 π , 所以 l 1 = 0.327 λ ， 下一步求 Stub 的长度 l2
l1 l2 a1 b1 a1' b1'
Source
[S]
a2 b2
a2' b2'
Load
– 由传输线理论可知，传输线对入射和反射波所起的是延时或移相的作用，令 θ 1 = β l 1 ，θ 2 = β l 2 ，则以下关系成立： a 1' = a 1 e a 2' = a 2 e 或者使用矩阵的形式
t=0.8µm tox=7µm
f=40GHz
射频集成电路设计基础 > 补充内容 > 硅衬底上的传输线
<< >> <
>
↵
12 of 14
• 共面波导 (Coplanar Waveguid, CPW) [2]
Ground
Ground w s SiO2 t tox
Si Substrate
– 信号电场主要集中在信号线与接地平面之间，仅有部分进入衬底 – 对固定特征阻抗， W/S 之比固定，减小导线宽度必须同时减小间距 S，于是 一方面趋肤效应增大了导线电阻，另一方面导线与地平面耦合得更紧密，减 小了衬底损耗；与电感的情况类似，需要根据工作频率选择尺寸以减小损耗
[3]
射频集成电路设计基础 > 补充内容 > 参考文献
<< >> <
>
↵
<< >> < > ↵
射频集成电路设计基础 > 补充内容 >S 参数与参考平面
3 of 14
短 截 线 ( St u b ) 阻 抗 匹 配 举 例
• 确定两个参数：
– Stub 的接入位置 – Stub 的长度 Stub 的特征阻抗不必与主传输线相同，但相同 的特征阻抗会带来一些方便，同时，由于 Stub 是并联接入的，更适合在导纳圆图上设计