东南大学数字电路实验报告(三)
东南大学信息工程数字电路与系统第2次实验报告
数字逻辑电路实验
第2次实验报告
实验题目四舍五入
实验日期2017.11.8
实验1-4
一、实验题目
实现以下数值判别电路的设计：设计一个组合逻辑电路，它接收一位8421BCD码“B3B2B1B0”的输入，进行四舍五入的判断，输出判断结果。
大于等于五的时候输出1，其他情况下输出为0。
二、实验原理
实验目的：接收8431BCD码的输入，进行判断，如果大于等于5则输出1，其他情况输出0。
设计思路：先根据真值表及卡诺图得到最小项表达式，化简为由与非门组成的表达式。
使用7404非门以及7420与非门实现电路。
三、设计过程
真值表
卡诺图
F==
采用74HC04非门以及74HC00与非门实现电路用Multisim仿真如下
实现电路
四、测试方法及测试结果
电路如图所示，从右往左的开关分别代表B3，B2，B1，B0。
控制开关，使它们分别与高电平1（面包板上面一条），低电平0（面包板下面一条相连）。
下面测试过程分别为0000（灭）,0001（灭）,0010（灭）,0011（灭）,0100（灭）,0101（亮）,0110（亮）,0111（亮）,1000（亮）,1001（亮）.
五、实验结论
1、实验实现了8421BCD码的四舍五入，大于等于5输出1，二极管亮，其它值二极管灭。
2、经验总结：使用CMOS器件时，断开与高电平的开关不代表接入了低电平，此时输入不确定，要将此时的输入端接地才能实现输入低电平。
六、参考资料
《数字电路与系统》作者：李文渊。
东南大学数字电路实验报告
东南大学电工电子实验中心实验报告数字逻辑设计实践实验一数字逻辑电路实验基础学院电气工程学院指导老师团雷鸣地点 104姓名学号实验日期得分__________1．实验目的（1〕认识数字集成电路，能鉴别各种种类的数字器件和封装；（2〕学习查找器件资料，经过器件手册认识器件；（3〕认识脉冲信号的模拟特点，认识示波器的各种参数及其对测量的影响，认识示波器探头的原理和参数，掌握脉冲信号的各项参数；（4〕认识逻辑解析的根根源理，掌握虚假逻辑解析的使用方法；（5〕掌握实验箱的结构、功能，面包板的根本结构、掌握面包板连接电路的根本方法和要求；（6〕掌握根本的数字电路的故障检查和消除方法。
2．必做实验〔1〕复习仪器的使用， TTL 信号参数及其测量方法用示波器测量并记录频率为 200KHz的 TTL 信号的上升沿时间、下降沿时间、脉冲宽度和高、低电平值。
接线图理论仿真 TTL 图像TTL 实验数据表格测量次数第一次第二次上升时间下降时间正脉宽μsμs负脉宽μsμs高电平低电平〔2〕节实验：电路安装调试与故障消除要求：测出电路对应的真值表，并进行模拟故障排查，记录故障设置情况和排查过程。
接线图真值表F=1，G=1序号S1B1S2B2L 000001 100011 200100 300111 401001 501011 601100 701111 810000 910010 1010100 1110110 1211001 1311011 1411100 1511111思虑题①能否用表格表示U2 8 脚输出端可能出现1 的全部情况当 F=0，G=0或 F=0， G1或 F=1，G=0时，输出端为 1当 F=1，G=1时见下表序号S1B1S2B2100002000130011401005010160111711008110191111② 存在一个使报警器信号灯连续接通的故障，它与输入的状态没关。
那么，什么是最有可能的故障？答：两个集成电路 74HC00与 74HC20未加工作电压 VCC并接地，造成集成电路无法工作， L 素来为低电平， Led 发光。
东南大学计算机组成原理实验报告
实验一门电路一、实验目的1.验证常用TTL集成门电路逻辑功能。
2.掌握各种门电路的逻辑符号。
3.掌握Quartus软件的使用。
4.了解集成电路的外引线排列及其使用方法。
二、实验原理和电路集成逻辑门电路是最简单、最基本的数字集成元件。
任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。
目前已有门类齐全的集成门电路，例如“与门”、“或门”、“非门”、“与非门”、“或非门”等。
掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。
TTL门电路TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广。
在后面的实验中采用74系列TTL集成电路。
它的工作电压为5V±0.5V，逻辑高电平1时≥2.4V，低电平0时≤0.4V。
三、实验内容和步骤TTL门电路逻辑功能验证1、首先建立工程（以后每个实验都要分别建立）。
按图1在Quartus软件中调入相应的标准门电路，并把输入端，输出端分别设置好。
2、新建波形文件，按状态表1中“与”一栏输入A、B（0、1）信号，观察输出结果（发光二极管亮为1，灭为0）填入表1中。
3、按同样的方法，验证“或门”7432，“与非门”7437，“反相器”7404的逻辑功能，并把结果填入表1中。
4、Quartus仿真结果（功能防真和时序防真）(a) 与门Q=A•B 功能仿真时序仿真(a) 与门Q=A•B(b) 或门Q=A﹢B 功能仿真时序仿真(b) 或门Q=A﹢B(c) 与非门Q= A•B功能仿真时序仿真(c) 与非门Q= A•B(d) 反相器Q= A功能仿真时序仿真(d) 反相器Q= A 表1 逻辑功能表实验二译码器一、实验目的1、掌握译码器的工作原理和特点。
2、熟悉常用译码器的逻辑功能和应用。
二、实验原理和电路所谓“译码”就是把代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。
三、实验内容和步骤译码器实验译码器选用74138，其引脚排列见附录。
东南大学电路实验实验报告
电路实验实验报告第二次实验实验名称：弱电实验院系：信息科学与工程学院专业：信息工程：学号：实验时间：年月日实验一：PocketLab的使用、电子元器件特性测试和基尔霍夫定理一、仿真实验1.电容伏安特性实验电路：图1-1 电容伏安特性实验电路波形图：图1-2 电容电压电流波形图思考题：请根据测试波形，读取电容上电压，电流摆幅，验证电容的伏安特性表达式。
解：()()mV wt wt U C cos 164cos 164-=+=π，()mV wt wt U R sin 10002cos 1000=⎪⎭⎫ ⎝⎛-=π，us T 500=；()mA wt RU I I R R C sin 213.0===∴，ππ40002==T w ； 而()mA wt dtdu CCsin 206.0= dtdu CI CC ≈⇒且误差较小，即可验证电容的伏安特性表达式。
2.电感伏安特性实验电路：图1-3 电感伏安特性实验电路波形图：图1-4 电感电压电流波形图思考题：1.比较图1-2和1-4，理解电感、电容上电压电流之间的相位关系。
对于电感而言，电压相位 超前 （超前or 滞后）电流相位；对于电容而言，电压相位 滞后 （超前or 滞后）电流相位。
2.请根据测试波形，读取电感上电压、电流摆幅，验证电感的伏安特性表达式。
解：()mV wt U L cos 8.2=， ()mV wt wt U R sin 10002cos 1000=⎪⎭⎫ ⎝⎛-=π，us T 500=； ()mA wt RU I I R R L sin 213.0===∴，ππ40002==T w ； 而()mV wt dtdi LLcos 7.2= dtdi LU LL ≈⇒且误差较小，即可验证电感的伏安特性表达式。
二、硬件实验1.恒压源特性验证表1-1 不同电阻负载时电压源输出电压2.电容的伏安特性测量图1-5 电容电压电流波形图3.电感的伏安特性测量图1-6 电感电压电流波形图4.基尔霍夫定律验证表1-2 基尔霍夫验证电路思考题：1.根据实验数据，选定节点，验证KCL 的正确性。
东南大学模拟电路实验报告(三)
东南大学电工电子实验中心实验报告课程名称：电子电路实践第三次实验实验名称：单极低频放大电路（基础）院（系）：电气工程专业：电气工程及自动化姓名：学号：实验室: 104 实验时间：2013年11月6日评定成绩：审阅教师：实验三单级低频电压放大电路（基础）一、实验目的1、掌握单级放大电路的工程估算、安装和调试；2、了解三极管各项基本器件参数、工作点、偏置电路、输入阻抗、输出阻抗、增益、幅频特性等的基本概念以及测量方法；3、掌握基本的模拟电路的故障检查和排除方法，深化示波器、稳压电源、交流电压表、函数发生器的使用技能训练。
二、实验原理实验原理图三、预习思考1、器件资料：上网查询本实验所用的三极管9013的数据手册，画出三极管封装示意图，标出每个管脚的2、 偏置电路：教材图1-3中偏置电路的名称是什么，简单解释是如何自动调节BJT 的电流I C 以实现稳定直流工作点的作用的，如果R 1、R 2取得过大能否再起到稳定直流工作点的作用，为什么？ 答：共发射极偏置电路。
共发射极偏置电路。
利用12,R R 构成的分压器给三极管基极b 提供电位B U ,又1BQ I I ,基极电位B U 可近似地由下式求得：212B CC R U V R R ≈⋅+当环境温度升高时，)(CQ EQ I I 增加，电阻E R 上的压降增大，由于基极电位B U 固定，加到发射结上的电压减小，BQ I 减小，从而使CQ I 减小，通过这样的自动调节过程使CQ I 恒定，即实现了稳定直流工作点的作用。
如果12,R R 取得过大，则1I 减小，不能满足12,R R 支路中的电流1BQ I I 的条件，此时，BQ V 在温度变化时无法保持不变，也就不能起到稳定直流工作点的作用。
3、 电压增益：(I) 对于一个低频放大器，一般希望电压增益足够大，根据您所学的理论知识，分析有哪些方法可以提高电压增益，分析这些方法各自优缺点，总结出最佳实现方案。
东南大学数字电路实验报告(五)
东南大学电工电子实验中心实验报告课程名称：数字逻辑电路实验第五次实验实验名称：时序逻辑电路设计院（系）：电气工程专业：电气工程及自动化姓名：学号：实验室: 104 实验时间：2013年12月13日评定成绩：审阅教师：一、实验目的1.掌握时序逻辑电路的一般设计过程；2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；3.掌握时序逻辑电路的基本调试方法；4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。
二、实验原理1.时序逻辑电路的特点（与组合电路的区别）：——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。
2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器）触发器实现状态机（流水灯中用到）3.时序电路中的时钟1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端）2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过电路产生，就是用到此原理。
4.常用时序功能块1)计数器（74161）a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联b)序列发生器——通过与组合逻辑电路配合实现（计数器不必考虑自启动）2)移位寄存器（74194）a)计数器（一定注意能否自启动）b)序列发生器（还是要注意分析能否自启动）三、实验内容1.广告流水灯a.实验要求用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
①写出设计过程，画出设计的逻辑电路图，按图搭接电路。
②将单脉冲加到系统时钟端，静态验证实验电路。
③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。
b．实验数据①设计电路。
1）问题分析流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。
东南大学数字电路试验_时序逻辑电路
东南大学电工电子实验中心实验报告课程名称：数字逻辑电路设计实践第 4 次实验实验名称：基本时序逻辑电路_____________________ 院（系）：信息科学与工程学院专业：信息工程姓名：学号：实验室：实验组别：同组人员：无实验时间:_评定成绩：审阅教师：时序逻辑电路一、实验目的1.掌握时序逻辑电路的一般设计过程；2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；3.掌握时序逻辑电路的基本调试方法；4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。
二、实验原理1.时序逻辑电路的特点（与组合电路的区别）：——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。
2.时序逻辑电路的基本单元一一触发器（本实验中只用到D触发器）触发器实现状态机（流水灯中用到）3.时序电路中的时钟1）同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端）2）时钟产生电路（电容的充放电）：在容3中的32768Hz的方波信号需要自己通过电路产生，就是用到此原理。
4.常用时序功能块1）计数器（74161）a）任意进制的同步计数器：异步清零；同步置零；同步置数；级联b）序列发生器——通过与组合逻辑电路配合实现（计数器不必考虑自启动）2）移位寄存器（74194）a）计数器（一定注意能否自启动）b）序列发生器（还是要注意分析能否自启动）三、实验容1.广告流水灯a. 实验要求用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
①写出设计过程，画出设计的逻辑电路图，按图搭接电路。
②将单脉冲加到系统时钟端，静态验证实验电路。
③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。
东南大学数值分析上机报告完整版
数值分析上机实验报告目录1.chapter1舍入误差及有效数 (1)2.chapter2Newton迭代法 (3)3.chapter3线性代数方程组数值解法-列主元Gauss消去法 (7)4.chapter3线性代数方程组数值解法-逐次超松弛迭代法 (8)5.chapter4多项式插值与函数最佳逼近 (10)1.chapter1舍入误差及有效数1.1题目设S N =∑1j 2−1N j=2，其精确值为)11123(21+--N N 。
（1）编制按从大到小的顺序11131121222-+⋯⋯+-+-=N S N ，计算S N 的通用程序。
（2）编制按从小到大的顺序1211)1(111222-+⋯⋯+--+-=N N S N ，计算S N 的通用程序。
（3）按两种顺序分别计算64210,10,10S S S ,并指出有效位数。
（编制程序时用单精度）（4）通过本次上机题，你明白了什么？ 1.2编写相应的matlab 程序 clear;N=input('please input N:'); AValue=((3/2-1/N-1/(N+1))/2); sn1=single(0); sn2=single(0); for i=2:Nsn1=sn1+1/(i*i-1); %从大到小相加的通用程序% endep1=abs(sn1-AValue); for j=N:-1:2sn2=sn2+1/(j*j-1); %从小到大相加的通用程序% endep2=abs(sn2-AValue);fprintf('精确值为:%f\n',AValue);fprintf('从大到小的顺序累加得sn=%f\n',sn1); fprintf('从大到小相加的误差ep1=%f\n',ep1); fprintf('从小到大的顺序累加得sn=%f\n',sn2); fprintf('从小到大相加的误差ep2=%f\n',ep2); disp('================================='); 1.3matlab 运行程序结果 >> chaper1please input N:100 精确值为:0.740050从大到小的顺序累加得sn=0.740049 从大到小相加的误差ep1=0.000001 从小到大的顺序累加得sn=0.740050 从小到大相加的误差ep2=0.000000 >> chaper1please input N:10000 精确值为:0.749900从大到小的顺序累加得sn=0.749852 从大到小相加的误差ep1=0.000048 从小到大的顺序累加得sn=0.749900 从小到大相加的误差ep2=0.000000please input N:1000000精确值为:0.749999从大到小的顺序累加得sn=0.749852 从大到小相加的误差ep1=0.000147 从小到大的顺序累加得sn=0.749999 从小到大相加的误差ep2=0.0000001.4结果分析以及感悟按照从大到小顺序相加的有效位数为：5,4,3。
东南大学信息工程数字电路与系统第3次实验报告
数字逻辑电路实验第3次实验报告实验题目1位全加器设计实验日期2017.11.15一、实验题目1、完成1位全加器的设计，用逻辑门实现，完成输入输出真值表验证。
2、完成1位全加器的设计，用中规模逻辑器件(74138)实现，完成输入输出真值表验证。
二、实验原理实验1：用逻辑门实现一位全加器，其中的逻辑门包含与门，异或门，非门。
实验2：用中规模逻辑器件(74138)实现，完成输入输出真值表验证三、设计过程实验1：假设A代表被加数，B代表加数，C代表低位向本位的进位，S代表相加得到的和，C0代表相加向更高位的进位。
S=C0=由于没有或门，所以将C0化为C0=异或门采用84HC68，与非门采用74HC00Multisim仿真如下，开关A代表A，开关B代表B，开关C代表C，LED 灯S亮代表S输出为1，灭代表输出0，LED灯C0亮代表C0输出1，灭代表输出0。
A=0,B=0,C=0,S=0,C0=0A=1，B=0,C=0,S=1,C0=0A=0,B=1,C=0,S=1,C0=0A=1,B=1,C=0,S=0,C0=1A=0,B=0,C=1,S=1,C0=0A=1,B=0,C=1,S=0,C0=1A=1,B=1,C=0,S=0,C0=1A=1,B=1,C=1,S=1,C0=1面包板实现如下实验二：假设A代表被加数，B代表加数，C代表低位向本位的进位，S代表相加得到的和，C0代表相加向更高位的进位。
S=C0=根据真值表画出卡洛图74138为数据选择器，输出为最小项的非，将表达式化为S=C=Multisim仿真如下：开关A代表A，开关B代表B，开关C代表C，LED 灯S亮代表S输出为1，灭代表输出0，LED灯C0亮代表C0输出1，灭代表输出0。
A=0,B=0,C=0,S=0,C0=0A=0,B=0,C=1,S=1,C0=0A=0,B=1,C=0,S=1,C0=0A=0,B=1,C=1,S=0,C0=1A=1,B=0,C=0,S=1,C0=0A=1,B=0,C=1,S=0,C0=1A=1,B=1,C=0,S=0,C0=1A=1,B=1,C=1,S=1,C0=1面包板实现电路如下，开关从右往左依次为A，B，C，绿色的二极管为S，红色的二极管为C0四、测试方法及测试结果实验1：面包板的开关从右往左依次是A，B，C，绿色二极管为S，红色二极管为C0，测试结果如下图A=0,B=0,C=0,S=0,C0=0A=0,B=0,C=1,S=1,C0=0A=0,B=1,C=0,S=1,C0=0A=0,B=1,C=1,S=0,C=1A=1,B=0,C=0,S=1,C0=0\A=1,B=0,C=1,S=0,C0=1A=1,B=1,C=0,S=0,C0=1A=1,B=1,C=1,S=1,C0=1实验2：A=0,B=0,C=0,S=0,C0=0A=0,B=0,C=1,S=1,C0=0A=0,B=1,C=0,S=1,C0=0A=0,B=1,C=1,S=0,C0=1A=1,B=0,C=0,S=1,C0=0A=1,B=0,C=1,S=0,C0=1A=1,B=1,C=0,S=0,C0=1A=1,B=1,C=1,S=1,C0=1五、实验结论实验1需要用到与非门，异或门，电路实现相对复杂，实验2用到了74138译码器，直接能得到最小项的非，最后通过四输入与非门得到S与C0的输出。
信号的产生、分解与合成
信号的产生、分解与合成东南大学电工电子实验中心实验报告课程名称：电子电路实践第四次实验实验名称：信号的产生、分解与合成院（系）：吴健雄学院专业：电类强化姓名：周晓慧学号：61010212实验室: 实验组别：同组人员：唐伟佳(61010201)实验时间：2012年5月11日评定成绩：审阅教师：实验四信号的产生、分解与合成一、实验内容及要求设计并安装一个电路使之能够产生方波，并从方波中分离出主要谐波，再将这些谐波合成为原始信号或其他周期信号。
1.基本要求（注：方波产生与最后合成为唐伟佳设计，滤波和移相我设计）（1）设计一个方波发生器，要求其频率为1kHz，幅度为5V；（2）设计合适的滤波器，从方波中提取出基波和3次谐波；（3）设计一个加法器电路，将基波和3次谐波信号按一定规律相加，将合成后的信号与原始信号比较，分析它们的区别及原因。
2.提高要求设计5次谐波滤波器或设计移相电路，调整各次谐波的幅度和相位，将合成后的信号与原始信号比较，并与基本要求部分作对比，分析它们的区别及原因。
3. 创新要求用类似方式合成其他周期信号，如三角波、锯齿波等。
分析项目的功能与性能指标：说明：这次实验我负责的是基波和3次谐波信号滤波器及其移相电路的设计，其余部分是唐伟佳设计，同时我还参与了全过程的调试。
功能：此次实验主要功能是实现信号的产生，并让我们在对信号的分解过程中体会傅里叶级数对周期信号的展开，以及滤波器的设计（该实验主要使用带通和全通滤波器（即移相器）），最后通过将分解出的谐波分量合成。
性能指标：1、对于方波而言：频率要为1kHz，幅度为5V （即峰峰值为10V），方波关键顶部尽可能是直线，而不是斜线。
2、滤出的基波：a、波形要为正弦波，频率为1kHz，幅度理论值为6.37V（注：其实滤除的基波幅度只要不太离谱即可，因为后面的加法器电路可以调整增益，可以调到6.37V，后面的3次谐波、5次谐波也一样）故最主要的是波形和频率。
数电实验报告东大
一、实验目的1. 理解数字电路的基本组成和基本原理。
2. 掌握常用数字电路的分析和设计方法。
3. 提高动手实践能力，加深对数字电路理论知识的理解。
二、实验内容本次实验主要包含以下内容：1. 数字电路基础实验2. 组合逻辑电路实验3. 时序逻辑电路实验三、实验仪器与设备1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 计算器5. 实验指导书四、实验原理1. 数字电路基础实验：通过实验了解数字电路的基本组成和基本原理，包括逻辑门、编码器、译码器等。
2. 组合逻辑电路实验：通过实验掌握组合逻辑电路的分析和设计方法，包括加法器、编码器、译码器、数据选择器等。
3. 时序逻辑电路实验：通过实验掌握时序逻辑电路的分析和设计方法，包括触发器、计数器、寄存器等。
五、实验步骤1. 数字电路基础实验- 连接实验箱，检查电路连接是否正确。
- 按照实验指导书的要求，进行逻辑门、编码器、译码器等电路的实验。
- 观察实验结果，分析实验现象，并记录实验数据。
2. 组合逻辑电路实验- 连接实验箱，检查电路连接是否正确。
- 按照实验指导书的要求，进行加法器、编码器、译码器、数据选择器等电路的实验。
- 观察实验结果，分析实验现象，并记录实验数据。
3. 时序逻辑电路实验- 连接实验箱，检查电路连接是否正确。
- 按照实验指导书的要求，进行触发器、计数器、寄存器等电路的实验。
- 观察实验结果，分析实验现象，并记录实验数据。
六、实验结果与分析1. 数字电路基础实验- 通过实验，验证了逻辑门、编码器、译码器等电路的基本原理和功能。
- 实验结果符合理论预期，验证了数字电路的基本组成和基本原理。
2. 组合逻辑电路实验- 通过实验，掌握了组合逻辑电路的分析和设计方法。
- 实验结果符合理论预期，验证了组合逻辑电路的基本原理。
3. 时序逻辑电路实验- 通过实验，掌握了时序逻辑电路的分析和设计方法。
- 实验结果符合理论预期，验证了时序逻辑电路的基本原理。
东南大学-PLC实验报告——三层电梯模拟
Southeast UniversityPLC实验报告——三层电梯模拟班级：******班姓名：****学号：*******指导教师：****小组成员：***Southeast University一、实验目的与要求1、了解PLC 实验原理，掌握简单的PLC 编程方法；2、学习三层电梯的原理电路和面板操作功能，了解其运行原理，掌握控制方法；3、通过编程模拟三层电梯的真实运行情况。
二、硬件原理简述本实验编程及功能的实现均依赖实验室的三层电梯模拟装置，模拟真实电梯的运行情况。
电梯模拟装置由主体框架及导轨、轿箱及门控系统、配重、驱动电机、外呼按钮及显示屏、内选按钮及指示灯和控制系统组成，其实物如图所示。
实验指导书中已详细给出其原理电路，在此不再赘述，仅将面板操作功能简述如下：面板主体可分为四层，自下而上依次为一至四层，其中一到三层与电梯楼层相对应，第四层主要是人在电梯内时对应的操作面板，另外还包括一些其他功能的输入输出端口。
图2 操作面板第四层2.1 按钮与按键背景灯电梯中共有七个按钮，分别是四层的“1”、“2”、“3”，三层的“DOWN ”，二层的“UP ”、“DOWN ”和一层的“UP ”。
这七个按钮原理相同，当按下按钮后，相应的开关量信息将从X1至X7送出，若将H1至H7的红黑端子和24V 直流电源相连，则按键背景灯会亮起。
2.2上下行拨动开关与控制端SA1拨动开关可在电梯处于手动模式时控制上下行，向左拨动，电梯向下运行，向右拨动，电梯向上运行。
当电梯处于自动模式时，将PLC 实验箱中的“SD ”与“正转”短接，则电梯上行，将“SD ”与“反转”短接，则电梯下行。
2.3防夹传感器图1 三层电梯模拟装置Southeast University最右侧的三对黑黄色小孔是防夹传感器SENSOR的输出。
防夹传感器是位于电梯门内的红外线收发装置，正常时，防夹传感器输出开关断开，一旦电梯门夹住人时，输出开关闭合。
mcu实验报告三
东南大学自动化学院实验报告课程名称： MCU（微控制器）综合课程设计第 3 次实验实验名称：定时中断，键盘输入与显示综合实验院（系）：自动化学院专业：自动化姓名：张涤学号：08007211实验室：测控技术实验室实验组别：同组人员：黎晓平.王宽实验时间：2010 年 5 月7 日评定成绩：审阅教师：实验报告内容：一．实验目的和要求实验目的：由于本次实验做的是两个小内容，分别是定时中断实验和键盘输入显示综合实验。
第一个实验主要目的是了解单片机定时器，通过定时器使得单片机输出一个特定的方波。
第二个实验主要目的是了解4*4键盘输入检测原理，判断是否有按键按下，掌握键盘与8位LED数码管之间的连接原理，读与写的显示过程。
实验要求：1.定时中断实验利用单片机定时器中断，控制单片机P0.0口输出一50Hz的方波。
结果可采用示波器显示。
2.键盘输入与显示综合实验利用4*4键盘输入，在通过CPLD译码与CPU总线相连的8位LED上显示键码值，并在8位数码管上显示输入的数字。
二．实验原理1.定时中断实验在单片机控制应用中定时和计数的需求很多，为此在51单片机中有2个16位定时器（计数器），分别为定时器0和定时器1，而定时器有4种工作方式，分别是0,1,2,3。
工作方式0采用的是13位计数结构，若要求输出50HZ的方波，也就是说周期为0.02s，那么用方式0会导致计数位不够，这里采用16位计数结构的方式1。
首先设定各个初始值，启动定时之后，重新设置计数初值，输出按位取反即可，这样就形成了方波。
定时周期通过计算计算初值X获得。
2.键盘输入与显示综合实验电路如图3-1所示。
键盘矩阵输入电路采用行列扫描法实现。
将行线接输出口，列线接到输入口，采用列扫描法，先将某一行输出为低电平，其它行输出为高电平，用输入口来查询列线上的电平，逐次读入列值，如果行线上的值为0时，列线上的值也为0，则表明有按键按下。
否则，接着读入下一列，直到找到该行有按下的键为止。
数字逻辑电路实验_东南大学中国大学mooc课后章节答案期末考试题库2023年
数字逻辑电路实验_东南大学中国大学mooc课后章节答案期末考试题库2023年1.下面四个选项，哪些能实现如下的功能表？【图片】参考答案:__2.中规模组合逻辑电路实验中要注意一些问题，以下说法正确的是：参考答案:两个4选1数据选择器加一个或门可以扩展成一个8选1数据选择器；_输入端要注意高低位顺序；_控制端不能悬空，必须接有效的高电平或者低电平；3.下面关于双D触发器7474的描述有哪些是正确的参考答案:清零端R是异步工作的，当R=‘0’的时候，触发器清零；_时钟端CLK是上升沿触发的；_每个触发器有两个输出端，其中一个是原变量输出，另一个是反变量输出；4.下面关于计数器74161的说法哪些是正确的：参考答案:清零端CLR是异步工作的，当CLR=‘0’的时候，计数器清零；_当计数器使能端ENT和ENP都为’0’时，计数器保持当前的计数值不变；_只有当计数器记到“1111”的时候，计数器进位输出端RCO输出‘1‘，其他时候输出‘0’；5.下面三个电路分别是什么模的计数器？【图片】参考答案:模6、模5、模6；6.下面关于广告流水灯实验的说法哪些是正确的：参考答案:触发器时钟端接单脉冲按钮，可以帮助我们单步调试计数器功能；_将触发器的输出Q接到译码器74138的地址端A，其中Q2-->A2，Q1-->A1，Q0-->A0，不可接反；_如果广告流水灯的8个灯全亮，且74138供电正常，则需要检查74138的6脚是否接‘1’，5脚和4脚是否接‘0’；7.下面关于序列发生器实验的说法哪些是正确的：参考答案:序列的长度决定了计数器的模值；_1个74161+1个3-8译码器，配合适量的与非门，可以实现多个长度相同的序列发生器；8.使用可编程逻辑器件设计电路的步骤：1编译；2输入原理图； 3下载；4仿真验证结果；5创建新工程参考答案:5-2-1-4-39.下面关于可编程数字逻辑器件说法正确的是：参考答案:内部预置了大量易于实现各种逻辑函数的结构；_利用软件工具来进行设计；_有保持信息或控制连接的特殊结构；_是一种大规模的集成电路；10.下面有关仿真说法正确的是：参考答案:功能仿真速度快，适合于复杂大系统的初步功能检查：_时序仿真速度比较慢；_功能仿真主要是检查逻辑功能是否正确，不考虑任何延迟信息；_时序仿真是利用在布局布线中获得的精确延时参数进行的精确仿真；11.下图仿真波形正确的说法：【图片】参考答案:Q3能够实现对输入CLK的10分频_这是一个模10计数器；12.下面关于多方向交通灯主控制器设计说法正确的是：参考答案:不同状态下，根据外部输入条件，控制相应的计数器计数或者保持；_根据状态图列出状态表、写出表达式，画出原理图；_最简由四个状态实现；13.关于多方向交通灯主干道计时器下面说法正确的是：参考答案:是可变模倒计数器；_使能端信号由控制单元产生；_高低位分别由一个4位二进制计数器组成；14.数字系统模块划分下面说法正确的是：参考答案:分控制单元和数据处理单元；_控制单元决定数据处理单元执行的顺序；_数据处理单元通常可以分成多个子系统，每个子系统实现一个指定的逻辑功能；_数据处理单元负责执行数据处理的操作；15.数字系统的设计方法主要有以下几种：参考答案:自顶向下为主，自底向上为辅的方法；_自底向上法；_自顶向下法；16.多方向交通灯系统中，根据系统框图，下面说法正确的是：参考答案:该系统有3个输入信号；17.对数字TTL器件，电源电压要求正确的是：参考答案:VCC=5V， GND=0V18.对74HC系列器件，当工作电源是5V时，下列说法正确的是：参考答案:Vihmin约3.5V19.示波器测量脉冲信号时，方法错误的是：参考答案:测量高频脉冲信号的上升时间，示波器探头开关在*1和*10两档测量结果相同20.有关面包板说法正确的是：参考答案:窄条面包板，横向一组5个孔相通；_宽条面包板，纵向一组5个孔相通；21.数字电路静态验证故障排除中，下列说法错误的是：参考答案:电路出现故障时，最好的办法是拆掉电路重新搭接一遍；22.可以使用的故障排除方法有：参考答案:从前往后查；_从后往前查；23.对初学者，在面包板上搭接数字电路，要注意避免以下问题：参考答案:芯片插反了；_芯片选型错误；_引脚号数错了；_导线及芯片未插到面包板底部；24.一位8421BCD码与4位二进制数的说法正确的是：参考答案:一位8421BCD码仅有0-9十种状态，后6种状态不用考虑，可以做任意输出；_4位二进制数有0-15 共计16种状态；25.下图中输入和输出的对应关系正确的是：【图片】参考答案:输出不确定。
【VIP专享】东南大学数字电路实验报告(二)
实验报告
课程名称： 数字逻辑电路实验
第 二 次实验
实验名称：
门电路和组合逻辑
院 （系）： 电气工程 专 业：04 实验时间：2013 年 11 月 8 日
审阅教师：
6.培养学生观察、思考、对比及分析综合的能力。过程与方法1.通过观察蚯蚓教的学实难验点，线培形养动观物察和能环力节和动实物验的能主力要；特2征.通。过教对学观方察法到与的教现学象手分段析观与察讨法论、，实对验线法形、动分物组和讨环论节法动教特学征准的备概多括媒，体继课续件培、养活分蚯析蚓、、归硬纳纸、板综、合平的面思玻维璃能、力镊。子情、感烧态杯度、价水值教观1和.通过学理解的蛔1虫.过观适1、察于程3观阅 六蛔寄.内列察读 、虫生出蚯材 让标容生3根常蚓料 学本教活.了 据见身： 生，师的2、解 问的体巩鸟 总看活形作 用蛔 题线的固类 结雌动态业 手虫 自形练与 本雄学、三： 摸对 学动状习人 节蛔生结4、、收 一人 后物和同类 课虫活构请一蚯集 摸体 回并颜步关 重的动、学、蚓鸟 蚯的 答归色学系 点形教生生让在类 蚓危 问纳。习从 并状学理列学平的害 题线蚯四线人 归、意特出四生面体以形蚓、形类 纳大图点常、五观玻存 表及动的鸟请动文 本小引以见引、察璃现 ，预物身类 3学物明 节有言及的、导巩蚯上状 是防的体之生和历 课什根蚯环怎学固蚓和， 干感主是所列环史 学么据蚓节二样生练引牛鸟 燥染要否以举节揭 到不上适动、区回习导皮类 还的特分分蚯动晓 的同节于物让分答。学纸减 是方征节布蚓物起 一，课穴并学蚯课生上少 湿法。?广的教， 些体所居归在生蚓前回运的 润；4泛益学鸟色生纳.靠物完的问答动原 的4蛔，处目类 习和活环.近在成前题蚯的因 ？了虫以。标就 生体的节身其实端并蚓快及 触解寄上知同 物表内特动体结验和总利的慢我 摸蚯生适识人 学有容点物前构并后结用生一国 蚯蚓在于与类 的什，的端中思端线问活样的 蚓人飞技有 基么引进主的的考?形题环吗十 体生行能着 本特出要几变以动，境？大 节活的1密 方征本“特节化下物.让并为珍 近习会形理切 法。课生征有以问的小学引什稀 腹性态解的 。2课物。什游题主.结生出么鸟 面和起结蛔关观题体么戏：要利明蚯？类 处适哪构虫系察：的特的特用确蚓等 ，于些特适。蛔章形殊形征板，这资 是穴疾点于可虫我态结式。书生种料 光居病是寄的们结构，五小物典， 滑生？重生鸟内学构，学、结的型以 还活5要生类部习与.其习巩鸟结的爱 是如原活生结了功颜消固类构线鸟 粗形何因的存构腔能色化练适特形护 糙态预之结的，肠相是系习于点动鸟 ？、防一构现你动适否统。飞都物为结蛔。和状认物应与的行是。主构虫课生却为和”其结的与题、病本理不蛔扁的他构特环以生？8特乐虫形观部特8征境小理三页点观的动位点梳相组等、这；，哪物教相，理适为方引些2鸟，育同师.知应单面导鸟掌类结了；？生识的位学你握日构解2互.。办特生认线益特了通动手征观识形减点它过，抄；察吗动少是们理生报5蛔？物，与的解.参一了虫它和有寄主蛔与份解结们环些生要虫其。蚯构都节已生特对中爱蚓。会动经活征人培鸟与飞物灭相。类养护人吗的绝适这造兴鸟类？主或应节成趣的为要濒的课情关什特临？就危感系么征灭来害教；？；绝学，育，习使。我比学们它生可们理以更解做高养些等成什的良么两好。类卫动生物习。惯根的据重学要生意回义答；的3.情通况过，了给解出蚯课蚓课与题人。类回的答关：系线，形进动行物生和命环科节学动价环值节观动的物教一育、。根教据学蛔重虫点病1.引蛔出虫蛔适虫于这寄种生典生型活的线结形构动和物生。理二特、点设；置2.问蚯题蚓让的学生生活思习考性预和习适。于穴居生活的形态、结构、生理等方面的特征；3.线形动物和环节动物的主要特征。
数字电路综合实验-自动售货机
数字电路综合实验报告之简易自动售货机班级:姓名:班内序号:学号:日期:目录一、任务要求................................................................................ 错误！未定义书签。
二、系统设计 (4)1.结构框图 (4)2流程图 (5)三、波形分析及波形仿真 (6)⒈主程序 (8)⒉分频模块 (13)⒊防抖模块................................................................................................................ 错误！未定义书签。
⒋点阵模块................................................................................................................ 错误！未定义书签。
⒌译码模块................................................................................................................ 错误！未定义书签。
⒍中心模块................................................................................................................ 错误！未定义书签。
五、功能说明及资源利用情况 ....................................................... 错误！未定义书签。
1.功能说明.................................................................................................................... 错误！未定义书签。
数字电路实验的实验报告(3篇)
第1篇一、实验目的1. 理解和掌握数字电路的基本原理和组成。
2. 熟悉数字电路实验设备和仪器的基本操作。
3. 培养实际动手能力和解决问题的能力。
4. 提高对数字电路设计和调试的实践能力。
二、实验器材1. 数字电路实验箱一台2. 74LS00若干3. 74LS74若干4. 74LS138若干5. 74LS20若干6. 74LS32若干7. 电阻、电容、二极管等元器件若干8. 万用表、示波器等实验仪器三、实验内容1. 基本门电路实验（1）验证与非门、或非门、异或门等基本逻辑门的功能。
（2）设计简单的组合逻辑电路，如全加器、译码器等。
2. 触发器实验（1）验证D触发器、JK触发器、T触发器等基本触发器的功能。
（2）设计简单的时序逻辑电路，如计数器、分频器等。
3. 组合逻辑电路实验（1）设计一个简单的组合逻辑电路，如4位二进制加法器。
（2）分析电路的输入输出关系，验证电路的正确性。
4. 时序逻辑电路实验（1）设计一个简单的时序逻辑电路，如3位二进制计数器。
（2）分析电路的输入输出关系，验证电路的正确性。
5. 数字电路仿真实验（1）利用Multisim等仿真软件，设计并仿真上述实验电路。
（2）对比实际实验结果和仿真结果，分析误差原因。
四、实验步骤1. 实验前准备（1）熟悉实验内容和要求。
（2）了解实验器材的性能和操作方法。
（3）准备好实验报告所需的表格和图纸。
2. 基本门电路实验（1）搭建与非门、或非门、异或门等基本逻辑电路。
（2）使用万用表测试电路的输入输出关系，验证电路的功能。
（3）记录实验数据，分析实验结果。
3. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发电路。
（2）使用示波器观察触发器的输出波形，验证电路的功能。
（3）记录实验数据，分析实验结果。
4. 组合逻辑电路实验（1）设计4位二进制加法器电路。
（2）搭建电路，使用万用表测试电路的输入输出关系，验证电路的正确性。
（3）记录实验数据，分析实验结果。
东南大学信息工程数字电路与系统第6次实验报告
数字逻辑电路实验第六次实验报告实验题目广告流水灯实验日期2017年12月19日一、实验题目广告流水灯。
用时序器件、组合器件和门电路设计一个广告流水灯，该流水灯由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
1)写出设计过程，画出设计的逻辑电路图，按图搭接电路；2)验证实验电路的功能；3)将1秒连续脉冲信号加到系统时钟端，观察并记录时钟脉冲CP、触发器的输出端Q2、Q1、Q0的波形。
二、实验原理用时序逻辑电路产生模8的计数，再用译码器输出高低电平，最后LED灯与译码器的8个输出引脚相连，实现流水灯。
三、设计过程也就是说在获取模8计数时，可以直接采用，故分别与73138译码器的CBA相连，Multisim仿真如下面包板实现电路如下：左边为74161芯片，右边为74138芯片电路板接线如下：红线为高电平，黑线为低电平，绿线为时钟Pocketlab接线如下四、测试方法及测试结果红线高电平接p1,绿线时钟接p0,黑线接地，打开pocketlab开关，设置p0为时钟，p1输出高电平，run.观察到流水灯现象。
再按照如下的接线方式，将Q2 Q1 Q0分别接入p4 p5 p6,设置p4 p5 p6 为输入，观察逻辑分析仪的波形图。
流水灯如下：逻辑分析图结果如下：五、实验结论用74161计数器和74138译码器可以实现流水灯的时序逻辑电路。
解决的问题及经验总结：在开始设计时，考虑到用逻辑门将模16的计数器改为模8计数器，但是在分析完74161的状态转移真值表后发现如果只使用Q0 Q1 Q2三个输出的话就是模8的计数器，因此，在实验一开始就简化了实验，提高了实验效率。
六、参考资料《数字电路与系统》 作者：李文渊。
东南大学数字电路实验报告(三)
实验报告课程名称：计算机逻辑设计实践第三次实验实验名称：MSI设计逻辑电路院（系）：电气工程专业：电气工程姓名：黄博然学号：实验室: 104 实验时间：13年11月21日评定成绩：审阅教师：一、实验目的1. 掌握常用中规模组合逻辑器件的功能和使用方法；2. 掌握逻辑函数工程设计方法；3. 掌握存储器实现复杂逻辑函数的原理和存储器的使用过程。
二、实验原理全减器:全减器是两个二进制的数进行减法运算时使用的一种运算单元。
最简单的全减器是采用本位结果和借位来显示，二进制中是借一当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。
A iB i D i-1C iD i0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1全减器输出逻辑函数如下：C i=A i⊕B i⊕D i-1 D i=A iˊ(B i⊕D i-1)+B i D i-1三、实验内容A）3.3节实验：用MSI进行组合逻辑函数电路设计内容1.用多种方法设计全减器真值表如下：Ai Bi Ci-1Pi Ci0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 1电路图如下：方案二：用译码器实现电路图如下：方案四：用全加器和门电路实现实验所得真值表与理论一致2.用一个4选1数据选择器实现如下逻辑函数：Y（DCBA）=Σm（0，1，2，5，8，10，12，13）。
Y=D’C’B’A’+D’C’B’A+D’C’BA’+D’CB’A+DC’B’A’+DC’BA’+DCB’A’+DCB’A=（DC’）’+(D’C)’+C’3.人类有4 种血型：A、B、AB 和O 型。
输血时，输血者与受血者必须符合图3.3.1 的规定，否则有生命危险，利用一个 4 选 1 数据选择器和最少数量的与非门，完成血型配对任务。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验报告课程名称：计算机逻辑设计实践
第三次实验
实验名称：MSI设计逻辑电路
院（系）：电气工程专业：电气工程
姓名：黄博然学号：16012616
实验室: 104 实验时间：13年11月21日评定成绩：审阅教师：
一、实验目的
1. 掌握常用中规模组合逻辑器件的功能和使用方法；
2. 掌握逻辑函数工程设计方法；
3. 掌握存储器实现复杂逻辑函数的原理和存储器的使用过程。
二、实验原理
全减器:
全减器是两个二进制的数进行减法运算时使用的一种运算单元。
最简单的全减器是采用本位结果和借位来显示，二进制中是借一当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。
i-1)+B i D i-1
三、实验内容
A）3.3节实验：用MSI进行组合逻辑函数电路设计
内容1.用多种方法设计全减器
电路图如下：
方案二：用译码器实现电路图如下：
方案四：用全加器和门电路实现
实验所得真值表与理论一致
2.用一个4选1数据选择器实现如下逻辑函数：Y（DCBA）=Σm（0，1，2，5，8，10，12，13）。
Y=D’C’B’A’+D’C’B’A+D’C’BA’+D’CB’A+DC’B’A’+DC’BA’+DCB’A’+DCB’A
=（DC’）’+(D’C)’+C’
3.人类有4 种血型：A、B、AB 和O 型。
输血时，输血者与受血者必须符合图3.3.1 的规定，否则有生命危险，利用一个4 选1 数据选择器和最少数量的与非门，完成血型配对任务。
答：设计思路：
真值表：
化简可得：
Y=A'B'C'D'+A'B'C'D+A'B'CD'+A'B'CD+A'BC'D+A'BCD+AB'CD'+AB'CD+ABCD =A'B'+A'D+B'C+CD
使用四选一数据选择器74153和两个与非门74LS00实现功能
设计电路如下：
经验证，该电路可实现上述功能。