10 AD15信号完整性分析
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.概念题 （1）什么叫做信号完整性？其主要表现形式有哪几种？ （2）简要介绍添加信号完整性模型的方法。 （3）信号完整性设计规则有哪些？ （4）为了消除或减小电路中由于反射和串扰所造成的信号完整性问题，Altium Designer系 统提供了哪几种不同的终端补偿策略？ 2.操作题 （1）了解信号完整性分析的各项规则内容并练习设置。 （2）打开 “SimpleFPGA_SI_Demo.PrjPCB”工程，查看其信号完整性分析，并比较不同 的端接策略对于减少反射的影响所起的作用有何不同。
10.5.1 信号完整性分析器
【例10-4】启动信号完整性分析器实例
10.5.2 状态窗口介绍
1.左侧显示内容 在【信号完整性】状态窗口中，左侧的显示内容在默认状态下主要有如下几项：
网络 Status Falling Edge Overshoot Falling Edge Undershoot Rising Edge Overshoot Rising Edge Undershoot
10.1 信号完整性简介
Altium Designer包含一个高级的信号完整性仿真器，能分析PCB设计和检查 设计参数，测试过冲、下冲、阻抗和信号斜率。如果PCB上任何一个设计要 求(设计规则指定)有问题，即可对PCB进行反射或串扰分析，以确定问题所 在。
Altium Designer的信号完整性分析与PCB设计过程为无缝连接，该模块提 供了极其精确的板级分析，能检查整板的串扰、过冲/下冲、上升/下降时间 和阻抗等问题。
10.5.4 反射分析
（12）双击 “Net5_1”网络，将其移入右边的【网络】区域中。单击按钮 统开始运行反射分析，反射分析后的波形如图所示。
，系
10.5.4 反射分析
（13）单击窗口右下角面板标签处的“editor”按钮，在弹出的菜单中选择【信号完整性】，返 回【信号完整性】窗口中。 （14）在【端接方式】区域中，使能“Serial Res”，并设置电阻的阻值范围，最小为“25Ω”， 最大为“100Ω”。使能【执行扫描】，扫描步数采用系统的默认值“10”，如图所示。
的规则。
10.4 信号完整性的设计规则
【例10-3】电源网络及地网络的设置实例
10.5 进行信号完整性的分析
在初步了解了信号完整性分析的基本概念以及有关的规则以后，下面我们来 看一下如何进行基本的信号完整性分析。
信号完整性分析可以分为两步进行：第一步是对所有可能需要进行分析的 网络进行一次初步的分析，从中可以了解到哪些网络的信号完整性最差；第 二步是筛选出一些关键信号进行进一步的分析，以达到设计优化的目的，这 两步的具体实现都是在信号完整性分析器中进行的。
10.5.2 状态窗口介绍
2. 终端补偿 在右侧的【端接方式】区域中，Altium Designer系统给出了8种不同的终端补偿策略以消除或减小电路中
由于反射和串扰所造成的信号完整性问题。 No Termination无终端补偿。 Serial Res串阻补偿。 Parallel Res to VCC电源VCC端并阻补偿，如图所示。 Parallel Res to GND接地端并阻补偿，如图所示。 Parallel Res to VCC& GND电源端与地端同时并阻补偿，如图所示。 Parallel Cap to GND地端并联电容补偿，如图所示。 Res and Cap to GND地端并阻、并容补偿，如图所示。 Parallel Schottky Diode并联肖特基二极管补偿，
10.4 信号完整性的设计规则
10. Flight Time- Falling Edge （飞行时间下降沿）
11. Slope-Rising Edge（上升沿斜率） 12. Slope- Falling Edge（下 降沿斜率）
13.Supply Nets（电源网络） 该规则用于设置PCB板中电源网络或地网络的电压值，是在PCB编辑环境下进行信号完整性分析时所必须设定
5. Undershoot-Rising Edge （信号下冲上升沿）
6. Impedance（阻抗）
10.4 信号完整性的设计规则
7.Signal Top Value（信号高电平）
8. Signal Base Value（信号基 准）
9. Flight Time-Rising Edge （飞行时间上升沿）
第10章 信号完整性分析
10.1 信号完整性简介 10.2 信号完整性模型 10.3 信号完整性分析的环境设定 10.4 信号完整性的设计规则 10.5 进行信号完整性的分析
10.5.1 信号完整性分析器 10.5.2 状态窗口介绍 10.5.3 串扰分析 10.5.4 反射分析 10.6 思考与练习
10.5.4 反射分析
（15）单击
按钮后，分析波形如图所示。
10.5.4 反射分析
（16）在【信号完整性】窗口中直接输入一个具体的串接电阻值“47Ω”， 不 使能【执行扫描】，以便更清楚地比较串接电阻前后的信号波形变化，如图所 示。
10.5.4 反射分析
（17）单击
按钮后，反射波形如图所示。
10.6 思考与练习
10.4 信号完整性的设计规则
1. Signal Stimulus（激励 信号）
2. Overshoot-Falling Edge （信号过冲下降沿）
3. Overshoot-Rising Edge （信号过冲上升沿）
10.4 信号完整性的设计规则
4. Undershoot-Falling Edge（信号下冲下降沿）
10.2 信号完整性模型
【例10-1】IBIS模型文件的下载及添加。
10.3 信号完整性分析的环境设定
【例10-2】分析过程中的SI模型设定实例
10.4 信号完整性的设计规则
➢ 信号完整性分析的规则设置是通过【PCB规则及 约束编辑器】对话框来进行的。执行【设计】/ 【规则】命令，打开【PCB规则及约束编辑器】 对话框。在左边目录区中，单击【Signal Integrity】前面的“+”符号展开，可以看到信号 完整性分析的规则共有13项。设置时，在相应项 上单击鼠标右键，添加新规则，之后可在新规则 界面中进行具体设置，如图所示。
10.5.3 串扰分析
1.菜单命令
2.功能按钮
Байду номын сангаас
按钮
按钮
按钮
【执行扫描】
【建议】
按钮
10.5.4 反射分析
【例10-7】信号完整性中的反射分析。
10.5.4 反射分析
（11）分析完毕，【信号完整性】状态窗口被打开。选中某一网络，单击鼠标右键，在弹出 的菜单中执行【Details】命令，可以查看相关的详细信息，如图所示。
10.5.1 信号完整性分析器
【例10-4】启动信号完整性分析器实例
10.5.2 状态窗口介绍
1.左侧显示内容 在【信号完整性】状态窗口中，左侧的显示内容在默认状态下主要有如下几项：
网络 Status Falling Edge Overshoot Falling Edge Undershoot Rising Edge Overshoot Rising Edge Undershoot
10.1 信号完整性简介
Altium Designer包含一个高级的信号完整性仿真器，能分析PCB设计和检查 设计参数，测试过冲、下冲、阻抗和信号斜率。如果PCB上任何一个设计要 求(设计规则指定)有问题，即可对PCB进行反射或串扰分析，以确定问题所 在。
Altium Designer的信号完整性分析与PCB设计过程为无缝连接，该模块提 供了极其精确的板级分析，能检查整板的串扰、过冲/下冲、上升/下降时间 和阻抗等问题。
10.5.4 反射分析
（12）双击 “Net5_1”网络，将其移入右边的【网络】区域中。单击按钮 统开始运行反射分析，反射分析后的波形如图所示。
，系
10.5.4 反射分析
（13）单击窗口右下角面板标签处的“editor”按钮，在弹出的菜单中选择【信号完整性】，返 回【信号完整性】窗口中。 （14）在【端接方式】区域中，使能“Serial Res”，并设置电阻的阻值范围，最小为“25Ω”， 最大为“100Ω”。使能【执行扫描】，扫描步数采用系统的默认值“10”，如图所示。
的规则。
10.4 信号完整性的设计规则
【例10-3】电源网络及地网络的设置实例
10.5 进行信号完整性的分析
在初步了解了信号完整性分析的基本概念以及有关的规则以后，下面我们来 看一下如何进行基本的信号完整性分析。
信号完整性分析可以分为两步进行：第一步是对所有可能需要进行分析的 网络进行一次初步的分析，从中可以了解到哪些网络的信号完整性最差；第 二步是筛选出一些关键信号进行进一步的分析，以达到设计优化的目的，这 两步的具体实现都是在信号完整性分析器中进行的。
10.5.2 状态窗口介绍
2. 终端补偿 在右侧的【端接方式】区域中，Altium Designer系统给出了8种不同的终端补偿策略以消除或减小电路中
由于反射和串扰所造成的信号完整性问题。 No Termination无终端补偿。 Serial Res串阻补偿。 Parallel Res to VCC电源VCC端并阻补偿，如图所示。 Parallel Res to GND接地端并阻补偿，如图所示。 Parallel Res to VCC& GND电源端与地端同时并阻补偿，如图所示。 Parallel Cap to GND地端并联电容补偿，如图所示。 Res and Cap to GND地端并阻、并容补偿，如图所示。 Parallel Schottky Diode并联肖特基二极管补偿，
10.4 信号完整性的设计规则
10. Flight Time- Falling Edge （飞行时间下降沿）
11. Slope-Rising Edge（上升沿斜率） 12. Slope- Falling Edge（下 降沿斜率）
13.Supply Nets（电源网络） 该规则用于设置PCB板中电源网络或地网络的电压值，是在PCB编辑环境下进行信号完整性分析时所必须设定
5. Undershoot-Rising Edge （信号下冲上升沿）
6. Impedance（阻抗）
10.4 信号完整性的设计规则
7.Signal Top Value（信号高电平）
8. Signal Base Value（信号基 准）
9. Flight Time-Rising Edge （飞行时间上升沿）
第10章 信号完整性分析
10.1 信号完整性简介 10.2 信号完整性模型 10.3 信号完整性分析的环境设定 10.4 信号完整性的设计规则 10.5 进行信号完整性的分析
10.5.1 信号完整性分析器 10.5.2 状态窗口介绍 10.5.3 串扰分析 10.5.4 反射分析 10.6 思考与练习
10.5.4 反射分析
（15）单击
按钮后，分析波形如图所示。
10.5.4 反射分析
（16）在【信号完整性】窗口中直接输入一个具体的串接电阻值“47Ω”， 不 使能【执行扫描】，以便更清楚地比较串接电阻前后的信号波形变化，如图所 示。
10.5.4 反射分析
（17）单击
按钮后，反射波形如图所示。
10.6 思考与练习
10.4 信号完整性的设计规则
1. Signal Stimulus（激励 信号）
2. Overshoot-Falling Edge （信号过冲下降沿）
3. Overshoot-Rising Edge （信号过冲上升沿）
10.4 信号完整性的设计规则
4. Undershoot-Falling Edge（信号下冲下降沿）
10.2 信号完整性模型
【例10-1】IBIS模型文件的下载及添加。
10.3 信号完整性分析的环境设定
【例10-2】分析过程中的SI模型设定实例
10.4 信号完整性的设计规则
➢ 信号完整性分析的规则设置是通过【PCB规则及 约束编辑器】对话框来进行的。执行【设计】/ 【规则】命令，打开【PCB规则及约束编辑器】 对话框。在左边目录区中，单击【Signal Integrity】前面的“+”符号展开，可以看到信号 完整性分析的规则共有13项。设置时，在相应项 上单击鼠标右键，添加新规则，之后可在新规则 界面中进行具体设置，如图所示。
10.5.3 串扰分析
1.菜单命令
2.功能按钮
Байду номын сангаас
按钮
按钮
按钮
【执行扫描】
【建议】
按钮
10.5.4 反射分析
【例10-7】信号完整性中的反射分析。
10.5.4 反射分析
（11）分析完毕，【信号完整性】状态窗口被打开。选中某一网络，单击鼠标右键，在弹出 的菜单中执行【Details】命令，可以查看相关的详细信息，如图所示。