A12芯片规格书

SD 接口时序(高速)
A12 芯片规格书
表 5 SD 接口 Bus Timing - Parameters Values （高速）
DC 特性
符号 VCC TA TSIG Frequency
参数 工作电压 工作环境温度 芯片储存温度 SD 接口时钟频率
A12 芯片规格书
表 2 推荐工作条件
最小值
典型值
1.62
－
-25
25
-40
25
400K
25M
最大值 5.5 85 125 50M
单位 V ℃ ℃ Hz
符号
表 3 VCC=3.3v 时的管脚特性
POWER
I/O SD 接口 CMD 信号
I
SD 接口 CLK 信号
I/O SD 接口 DAT0 信号
I/O SD 接口 DAT1 信号
I
测试引脚，悬空
电源 1.62V~5.5V（建议连线加粗）
I/O SWP 接口 SWIO 信号
地
地
A12 芯片规格书
PU No PU PU PD No PU No No
SM4 支持 SM4 对称分组密码算法
安全
CPU 支持 User 和 Privilege 两种模式 CPU 支持 SPA/DPA 防护 具有 SMPU 和 EMPU 安全模块，支持存储器访问权限保护机制 硬件对 Nor Flash Memory 的地址和数据进行加扰 支持 SRAM 数据和地址的随机加扰，需在上电复位时配置加扰数据 支持安全算法区保护及安全算法下载，容量可配置（最大可达 128KB），可实
DIGITAL DIGITAL DIGITAL DIGITAL DIGITAL POWER ANALOG POWER POWER
DIGITAL DIGITAL POWER POWER POWER POWER
DIGITAL DIGITAL DIGITAL DIGITAL DIGITAL DIGITAL DIGITAL DIGITAL POWER POWER POWER
5
mA
RSA@7MHz Idd
CPU Hold
2.5
mA
注：Idd 是包含电流尖峰在内的 Vcc 电流的平均值。
AC 特性
SD 接口时序(Default)
A12 芯片规格书
表 4 接口时序参数值(Default)
参数
说明
MIN
MAX
单位
fPP
Data Transfer 模式的时钟频率
0
25
MHz
A12 芯片规格书
简介
A12 芯片是公司自主研发的一款高性能高速 32 位安全芯片。芯片内包含高性能高安全 的 32 位 CPU、548KB 的 NorFlash Memory 和 40KB 的系统内存，支持 SM1/SM2/SM4/DES/RSA 等安全算法，具有 SD/NFC/SPI/SWP/TYEA/EMI 等多种接口；具有 16-bit CRC、2 个 32-bit Timer、WDT 等模块，提供多种低功耗运行模式。
I/O NandFlash 接口 RE 信号，低有效
PU
57 NF_CE0_n DIGITAL
I/O NandFlash 接口 CE0 信号，低有效
PU
58 VCC
POWER
电源 1.62V~5.5V
No
59 NF_CE1_n DIGITAL
I/O NandFlash 接口 CE1 信号，低有效
PU
非加解密存储速度 写速度大于 6MB/s 读速度大于 9MB/s
加解密速度 SM1/SM4 模式 12k 数据加解密速率为 5.86MB/s DES/3DES 模式 4k 数据加解密速率为 3.91MB/s
封装
LQFP64 封装：尺寸 9mmX9mmX 1.5mm，64pins
DES 支持 DES/3DES，支持 ECB/CBC 模式，支持 3DES 算法的 2-KEY 方式 支持防 DPA 攻击（随机数掩码功能，插入随机等待周期），需要 RNG 模 块的配合
SM1 支持国家密码管理局推出的 SM1 对称分组密码算法，支持 ECB、CBC、 OFB、CFB 四种加解密模式
fOD
Identification 模式的时钟频率
0*/100 400
kHz
tWL
时钟低电平时间
10
ns
tWH 时钟高电平时间
10
ns
tTLH 时钟上升时间
10
ns
tTHL 时钟下降时间
10
ns
tISU
输入建立时间
5
ns
tIH
输入保持时间
5
ns
tODLY Data Transfer 模式下输出延迟
0
60 NF_CE2_n DIGITAL
I/O NandFlash 接口 CE2 信号，低有效
PU
61 NF_CE3_n DIGITAL
I/O NandFlash 接口 CE3 信号，低有效
PU
62 NF_CLE
DIGITAL
I/O NandFlash 接口 CLE 信号
PD
63 NF_ALE
DIGITAL
I/O NandFlash 接口 ALE 信号
PD
64
NF_WE_n
DIGITAL
I/O NandFlash 接口 WE 信号，低有效
PU
注：PU 表示带上拉电阻（Pull-up resistor），PD 表示带下拉电阻（Pull-down resistor）， C 表示上下拉电阻是软件可控的（Software Controllable）。
PD
52 PLL_EN
DIGITAL
I
测试引脚，悬空
PD
53 NF_DQS
DIGITAL
I/O NandFlash 接口 DQS 信号
PD
54 VCC
POWER
电源 1.62V~5.5V
No
55 NF_RB_n
DIGITAL
I
NandFlash 接口 RB 信号，低有效
PU
56 NF_RE_n
DIGITAL
地
I/O NandFlash 接口 IO9 信号
I
外部复位信号
I/O NandFlash 接口 IO10 信号
I/O Nandห้องสมุดไป่ตู้lash 接口 IO11 信号
电源 1.62V~5.5V
I/O NandFlash 接口 IO12 信号
I/O NandFlash 接口 IO13 信号
I/O NandFlash 接口 IO14 信号
VD/TD/FD 检测
支持高低电压检测（低压检测范围：1.3V ~ 1.5V，高压检测范围：5.6V ~ 6.4V） 支持温度检测（正常工作范围：-40℃ ~ +85℃） 支持频率检测（正常工作范围：7Mhz ~ 50Mhz）
ESD 保护
> 4000V（HBM）
低功耗处理
可应用于 U Key、U 盘 Key、SD Key、加密 U 盘、标准 TF 卡（安全加密）标准 SD 卡 （大 SD 卡）、加密机芯片（EMI 通用存储器）、SD 控制芯片、U 盘控制芯片等领域，与市 场主流手机兼容。
特性
算法
UCAA (RSA+SM2) 支持素域，支持 128 位到 2048 位模乘和模幂
序 MSB 或 LSB TYPEA
符合 ISO14443-2/3 支持 106kbit/s、212kbit/s、424kbit/s、847kbit/s 波特率 采用基于帧和基于字符两种发送方式 SWP 符合 ETSI TS 102 613 V7.6.0，HCI V7.5，向下兼容低版本协议 实现 SWP MAC 层协议、SWP LLC 层 ACT 协议及 SHDLC 协议
A12 芯片规格书
管脚编 号
管脚名称
接口类型
1
NF_WP_n DIGITAL
2
VCC
POWER
3
NF_IO8
4
GND
DIGITAL POWER
5
NF_IO9
DIGITAL
6
EXT_RST_n DIGITAL
7
NF_IO10
DIGITAL
8
NF_IO11
9
VCC
DIGITAL POWER
10 NF_IO12 11 NF_IO13
Timer/DES/RNG/VD/GPIO 使能
其他外设模块不使能
3@Class A mA
2.5@ClassB/C
Flash Program/Erase
Idd
Timer@3.5MHz
CPU Hold
2.5
mA
RSA@40MHz Idd
CPU Hold
10
mA
RSA@14MHz Idd
CPU Hold
PD
I/O NandFlash 接口 IO2 信号
PD
I/O NandFlash 接口 IO1 信号
PD
I/O NandFlash 接口 IO0 信号
PD
地
No
内部电源 1.8V（仅用于观测或悬空）
No
地
No
地
No
A12 芯片规格书
50 GND
POWER
地
No
51 TYA_EN
DIGITAL
I
测试引脚，悬空
A12 芯片规格书
支持 8 位/16 位数据宽度的 Nand Flash EMI
支持异步/异步 RAM 接口时序，最大速率 10Mhz 支持中断输出 SPI 支持两种工作模式：Master SPI 和 Slave SPI Master SPI 模式下，支持 3 种端口连接模式：Normal、Dual、Quad Slave SPI 模式下，支持 Mode0（CPOL=0，CPHA=0），可以配置传输顺
支持 CPU Standby 模式，让 CPU 进入 Standby，由中断进行唤醒 支持 CPU Hold 模式，在 NorFlash 擦写、UCAA 运算停止系统其它模块时钟 支持 Chip Standby 模式，支持多种唤醒方式：定时器唤醒、SD 命令唤醒，最
低可达 54µA
速度
I/O NandFlash 接口 IO15 信号
I/O SD 接口 DAT2 信号
I/O SD 接口 DAT3 信号
上下拉
PU No PU/C No PD/C PU PU/C PU/C No PD/C PU/C PU/C PU/C PU PU/C
16 SD_CMD 17 SD_CLK 18 SD_DAT0 19 SD_DAT1 20 SD_EN 21 VCC 22 SWP_IO 23 GND 24 GND 25 NC 26 NC 27 XTALI 28 XTALO 29 GND 30 VCC 31 GND 32 GND 33 NC 34 NC 35 NC 36 NF_IO7 37 NF_IO6 38 NF_IO5 39 NF_IO4 40 NF_IO3 41 NF_IO2 42 NF_IO1 43 NF_IO0 44 GND 45 VDD 46 GND 47 NC 48 NC 49 GND
14
ns
tODLY Identification 模式下输出延迟
0
50
ns
注*：0 kHz means to stop the clock. The given minimum frequency range is for cases
were continues clock is required.
条件
最小
最大
单位
Sys_Clk=40MHz
Idd
SD 接口工作@50Mhz
不进行 RSA 运算
9
mA
Sys_Clk=10MHz
Idd
SD 接口工作@25Mhz
不进行 RSA 运算
7
mA
Sys_Clk=3.5MHz
Idd
SD 接口工作@25Mhz
不进行 RSA 运算
3
mA
Sys_Clk=5MHz
Idd
DIGITAL DIGITAL
12 NF_IO14 13 NF_IO15
DIGITAL DIGITAL
14 SD_DAT2 15 SD_DAT3
DIGITAL DIGITAL
表 1 A12 芯片管脚名称
方向
功能说明
I/O NandFlash 接口 WP 信号，低有效
电源 1.62V~5.5V
I/O NandFlash 接口 IO8 信号
I
晶振时钟
No
O 晶振时钟
No
地
No
电源 1.62V~5.5V
No
地
No
地
No
I/O NandFlash 接口 IO7 信号
PD
I/O NandFlash 接口 IO6 信号
PD
I/O NandFlash 接口 IO5 信号
PD
I/O NandFlash 接口 IO4 信号
PD
I/O NandFlash 接口 IO3 信号
现二次用户开发 支持电压、温度、频率检测 硬件生成真随机数
接口
SDC 支持 SD2.0 Memory Card 协议，支持 Command class：0、2、4、5、6、7、 8、10 支持时钟频率 0-50MHz，最大数据传输速度为 25MB/s
NFC (Nand Flash) 支持 ONFI 1.x 与 2.2 标准，支持 Toggle 1.0 协议 兼容主流的 Nand Flash Memory，支持 SLC/MLC/TLC