四位移位寄存器

新疆大学

实习（实训）报告

实习（实训）名称：电工电子实习

学院：建筑工程学院

专业、班级：给水排水09-1班

指导教师：王红琳、玛依拉

报告人：李佳瑞

学号：20092206004

时间：2011年7月1日至2011年7月8日

四位右移移位寄存器电路的设计绪论：

EDA （Electronic Design Automation）：EDA技术就是依靠功能强大的电子计算机，在EDA 工具软件平台上，对以硬件描述语言HDL（Hardware Description Language）为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、化简、分割、综合、优化、仿真，直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC （Application Specific Integrat ed Circuit）芯片中，实现既定的电子电路设计功能。EDA是在20世纪90年代初从计算机辅助设计

（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。一般把EDA技术的发展分为CAD、CAE和EDA三个阶段。硬件描述语言HDL是EDA技术中的重要组成部分，常用的硬件描述语言有AHDL、VHDL和Verilog HDL，而VHDL和Verilog HDL是当前最流行的并成为IEEE标准的硬件描述语言。

MAX+PLUSⅡ简介：MAX+PLUSⅡ是Altera公司提供的FPGA/CPLD 开发集成环境，Altera是世界上最大可编程逻辑器件的供应商之一。MAX+PLUSⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。在MAX+PLUSⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程。MAX+PLUSⅡ界面友好，使用便捷，被誉为业界最易学易用的EDA软件。支持原理图、VHDL和Verilog语言文本文件，以及波形与EDIF等格式的文件作为设计输入，并支持这些文件的任意混合设计MAX+PLUSⅡ具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确的仿真结果。在适配之后，MAX+PLUSⅡ生成供时序仿真用的EDIF、VHDL和Verilog 三种不同格式的网表文件。

VHDL简介：VHDL 的英文全名是Very-High-Speed Integrated Circuit Hardware Description Language，诞生于1982 年。1987 年底，VHDL被IEEE 和美国国防部确认为标准硬件描述语言。VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。

一、设计目的：

1 、了解EDA技术的发展及应用；

2 、掌握VHDL语言的基础知识，熟悉在数字电路系统设计中VHDL

程序设计；

3 、学习MAX+PLUSⅡ软件的应用方法；

4 、应用EDA技术的设计方法完成四位右移寄存器电路的设计

（采用原理图和文本法两种方法实现），并在MAX+PLUSⅡ上仿真；

二、所选仪器及设备：

1、计算机一台；

2、MAX+PLUSⅡ电路仿真软件；

三、设计题目

四位右移寄存器电路的设计；

四、设计内容及步骤

1、创建新文件夹：

1.1在D盘创建一个新文件夹，并命名为“swyyjcq”

软件的启动：单击“开始”进入“程序”选中“MAX+PLUSⅡ10.1 BASELINE”，打开“”MAX+PLUSⅡ软件。

启动File\New菜单，弹出设计输入选择窗口，如下图所示：并选择Text Editor File，单击OK

输入逻辑功能图元:打开原理图编辑器，进入原理图设计输入电路编辑状态，如下图所示：

在“Untitled2-Text Editor”界面里编辑文本程序，启动File\save 菜单，

单击d:\ 将文件命名为“dcfq.vhd”，并单击OK保存；

如图如图所示为D触发器的文本文件：

1.7 编译程序，单击“File/Create Default Symbol”，出现0 error,0 warning，说明文本程序编译正确。

点击“File”，中的“new”，新建一个新的文档“Graphic Editor file”,点击“OK”，出现新的文档，点击右键，出现如图所示对话框，再点击“Enter Symbol”,出现一个如下对话框，点击“OK”，接着出现D 触发器的图形。在新建的文档中画出四位移位寄存器的原理图，如图所示：

2、电路的编译与适配

2.1选择芯片型号：

选择当前项目文件欲设计实现的实际芯片进行编译适配，单击Assign/Device菜单选择芯片。

2.2 编译适配器：

启动Max+plusII/Compiler菜单，按Start开始编译，并显示编译结果，生成下载文件，如果有错误待修改后再进行编译。

3、电路仿真

3.1添加仿真激励波形

3.1.1启动MaxplusII\Wavefrom Editor菜单，进入波形编辑窗口。

3.1.2 启动Node/Enter Nodes from SNF键，出现一对话框，单击

“”和“”按钮，并且选择input、output管脚，单击OK。

3.1.3 列出仿真电路的输入、输出管脚图，如下图所示。在本电路

中，四位右移寄存器电路的输出为网格，表示未仿真前输出

是未知的。

3.1.4 准备为电路输入端添加激励波形。选中欲添加信号的管脚，

窗口左边的信号源即可变成可操作状态如下图。根据实际要

求选择信号源种类，在本电路中选择时钟信号和高电平信号

就可以满足仿真要求。为输入端CP输入信号。CP端输入时

钟信号。

3.1.5选择仿真时间：视电路实际要求确定仿真时间长短，本实验

中，我们选择软件1us就能观察到四位右移寄存器电路的1

个输出状态。保存激励信号编辑结果：使用File | Save ，

或关闭当前波形编辑窗口时均可保存，注意此时文件名不要

随意改动，单击OK按钮保存激励信号波形。

3.2 电路仿真

3.2.1选择Maxplus2|Simulator菜单，弹出其对话窗口。

3.2.2确定仿真时间，End Time为“１”的整数倍。选择1us时间

开始仿真。电路仿真结果报告中无错误、无警告。

3.2.3观察电路仿真结果，请单击“确定”后单击激励输出波形文

件“Open SCF”图标，如下图所示：

从图上看，所设计的四位右移寄存器电路顺利地通过了仿真。