经典组合电路的设计及译码器、数据选择器的应用

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

实验二组合电路的设计及译码器、数据选择器的应用

说明:本次实验实验室提供的TTL器件如下:

1)用门电路设计一个密码锁。(选作)

密码锁的密码可以由设计者自行设定,设该锁有规定的4位二进制代码A3A2A1A0的输入端和一个开锁钥匙信号B的输入端,当B=1(有钥匙插入)且符合设定的密码时,允许开锁信号输出Y1=1(开锁),报警信号输出Y2=0;当有钥匙插入但是密码不对时,Y1=0,Y2=1(报警);当无钥匙插入时,无论密码对否,Y1=Y2=0。

2)用门电路实现以下功能的组合电路。(必做)

工厂有三个车间,每个车间各需1KW电力,共有两台发电机供电,一台是1KW,另一台是2KW。三个车间经常不同时工作,有时只一个车间工作,也可能有两个车间或者三个车间工作,为了节省资源,又保证电力供应,请设计一个逻辑控制电路,能自动完成配电任务。

3)用门电路设计一个能对4路数据进行任意选择的数据选择器。(选做)

设4路数据分别为A1=1,A2=逻辑开关,A3=1Hz脉冲信号,A4=点动脉冲。要求写出设计全过程。

4)用译码器实现多输出函数(74LS138)。(必做)

用1片74LS138和1片74LS20设计A、B、C三变量的两组输出函数Z1和Z2.即当A、B、C中有奇数个1时,输出Z1=1,否则Z1=0;当A、B、C的值(十进数)为偶数(不含0)时,输出Z2=1,否则Z2=0。要求列出Z1、Z2的逻辑表达式,用74LS138和74LS20实现其功能。

5)用74LS138设计判决电路。(选做)

判决电路由一名主裁判和两名副裁判来决定比赛成绩,在主裁判同意并且两名副裁判中至少有一名同意的条件下,比赛成绩才被认可。

6)用74LS153构成2线-4线译码器。(选做)

7)用74LS153实现一位全加器。(必做)

用一块74LS153及门电路实现一位全加器,输入用3个开关分别代表A、B、CI,输出用2个指示灯分别代表CO、S1。要求写出设计过程,画出逻辑图,并按表,观察2个指示灯的变化,记录结果。

表1 一位全加器实验结果

8)利用八选一数据选择器(74LS151)实现一个输血者血型和受血者

血型符合输血规则的电路,输血规则如表1所示。(必做)

表2 输血规则表

输血者

血型编码A00 B01 AB10 O11

受血者

血型编码A00 B01 AB10 O11

从规则可知,A型血能输给A、AB型,B型血能输给B、AB型,AB型血只能输给AB型,O型血能输给所有四种血型。设输血者血型编码是X1X2,受血者血型编码是X3X4,符合输血血型规则时,电路输出F为1,否则为0。

附录D :常用数字集成电路管脚排列及逻辑符号

1A 1B 1Y 2A 2B 2Y 4A

4B

4Y

3A

3B

3Y

GND

V

图D-1 74LS00四2输入与非门 图D-2 74LS01四2输入与非门(OC )

8

9

10

11

1

2

12

13

3

14

4

5

6

7

4Y

GND

4A

5Y

6A

6Y

5A

V CC

1A 1Y 2A 2Y 3A 3Y 。

1。

1

1

1

1

1

图D-3 74LS02四2输入或非门 图D-4 74LS04六反相器

8

910

11

121213

314

4567GND

&

&

&

&

1A 1B 1Y 2A 2B 2Y 4A

4B

4Y

3A

3B

3Y

V CC

8

9

10

11

1212

13

314

4567

1C 1Y

3C

3B

3A

3Y

1A 1B 2A 2B 2C 2Y GND

Vcc 。&&&。。

图D-5 74LS08四2输入与门 图D-6 74LS10三3输入与非门

8

9

10

11

1111

2

2

3

3

4

4

5

6

7

Vcc 2D

2C

2B

2A

2Y

1A 1B 1C 1D 1Y GND

&。

&

N

N

1A 1B 2Y 2A 2B 3Y

3A

3B

4Y

4A

4B

GND

V CC

8

9

10

11

1111

2

2

3

3

4

4

5

6

7

1Y 1

1

1

1

≥≥≥≥

图D-7 74LS20双4输入与非门 图D-8 74LS32四2输入或门

8

9

10

11

1212

13

314

45

6

7

≥1

A C D E F N GND

N

N

B

H

G

Y

V CC

D R S D Q

2D R 1 1D 1CP 1 1Q 1 S D Q

GND D Q

CP 8

9

10

11

1111

2

2

3

3

4

4567

Q

O

O

D Q

CP Q O

O

D R D S D D R S Vcc 2 2D 2CP 2 2Q

图D-9 74LS54 4路2-2-2-2输入与或非门 图D-10 74LS74双上升沿D 型触发器

1A

1B

2Y

2A

2B

3Y

3A

3B

4Y

4A

4B

GND

V CC

8

9

10

11

1111

2

2

3

3

4

4

5

6

7

1Y

=1

=1

=1

=1

910

11

1111

2

2

3

3

4

45

6

7

8

115

6

Vcc D

2R D

22K

21J

22Q

1R CP

CP 1K 1J S D

11Q 1Q 2Q GND K J

CP

D D

Q

Q R S

S D

。。

。。。

K CP

J

D

R D

S

Q

Q

图D-11 74LS86四2输入异或门 图D-12 74LS112双下降沿J-K 触发器

相关文档
最新文档