《半导体存储器》PPT课件
合集下载
半导体存储器的工作原理PPT课件
存储器芯片
An－1～0 R/W CS
内部存储结构：字片式、位片式
… …
Dm－1～0
电源 地线
第2页/共37页
字片式结构的存储器（64字×8位）
第3页/共37页
• 单译码方式（一维译码）：访存地址仅进行一个方 向译码的方式。
• 每个存储单元电路接出一根字线和两根位线。
• 存储阵列的每一行组成一个存储单元，存放一个8位 的二进制字。
…
读放大器
…
Cs
读放大器
4.2
0
128
1列
选 择
… … … … …
读放大器
Cs
0 … 63
64 … 127
128 根行线
DIN
数据输入
第21页/共37页
I/O缓冲
127
读/写线
DOUT
输出驱动
⑤ 4116 (16K×1位) 芯片 写 原理
…
读读读出放放放大大大器器器
…
Cs
读放大器
4.2
0
128
1列
• 每一根列选择线控制一个读出再生放大器， 128列共有128个读生再生放大器，一列中的 128个存储电路分为两组，每64个存储电路为 一组，两组存储电路的位线分别接入读出再 生 放 大 器 的 两 端 。第23页/共37页
• 存储器的读出
• 行地址经行地址译码选中某一根行线有效， 接通此行上的128个存储电路中的MOS管，使 电容所存信息分别送到128个读出再生放大器 放大。同时，经放大后的信息又回送到原电 路进行重写，使信息再生。
第7页/共37页
位片式结构的存储器芯片（4K×1位）
第8页/共37页
• 4096个存储电路，排列成64×64的阵列。 • 问：需12位地址。 • 分为6位行地址和6位列地址。 • 给地址 行、列译码 选中对应单元
五章存储器ppt课件
CS 6116 WE ③ D7～ D0
A0～ A10
CS 6116 WE ④ D7～ D0
第5章 半导体存储器
部分译码法
第5章 半导体存储器
线选法
线选法是指高位地址线不经过译码，直接作为存 储芯片旳片选信号。
每根高位地址线接一块芯片，用低位地址线实现 片内寻址。
线选法旳优点是构造简朴，缺陷是地址空间挥霍 大，整个存储器地址空间不连续，而且因为部分 地址线未参加译码，还会出现地址重叠
第5章 半导体存储器
存储器容量扩充
位数扩充
A9～A0 片选
D7～D4 D3～D0
第5章 半导体存储器
A9～A0
CE
2114
A9～A0 CE 2114
（2） I/O4～I/O1
（1）
I/O4～I/O1
存储器容量扩充
单元数扩充
0000000001
译码器
A19～A10
0000000000
片选端
CE （1）
CS 6116 WE ④ D7～ D0
第5章 半导体存储器
全译码法
第5章 半导体存储器
部分译码法
部分译码法是将高位地址线中旳一部分（而不是 全部）进行译码，产生片选信号。
该措施常用于不需要全部地址空间旳寻址能力， 但采用线选法地址线又不够用旳情况。
采用部分译码法时，因为未参加译码旳高位地址 与存储器地址无关，所以存在地址重叠问题。
间 tRH :地址无效后数据应保持旳时间 tOH :OE*结束后数据应保持旳时间
第5章 半导体存储器
SRAM写时序
第5章 半导体存储器
SRAM写时序
TWC :写周期时间 tAW :地址有效到片选信号失效旳间隔时间 TWB :写信号撤消后地址应保持旳时间 TCW :片选信号有效宽度 TAS :地址有效到WE*最早有效时间 tWP :写信号有效时间 T时W间HZ :写信号有效到写入数据有效所允许旳最大 TDW :写信号结束之前写入数据有效旳最小时间 TDH :写信号结束之后写入数据应保持旳时间
A0～ A10
CS 6116 WE ④ D7～ D0
第5章 半导体存储器
部分译码法
第5章 半导体存储器
线选法
线选法是指高位地址线不经过译码，直接作为存 储芯片旳片选信号。
每根高位地址线接一块芯片，用低位地址线实现 片内寻址。
线选法旳优点是构造简朴，缺陷是地址空间挥霍 大，整个存储器地址空间不连续，而且因为部分 地址线未参加译码，还会出现地址重叠
第5章 半导体存储器
存储器容量扩充
位数扩充
A9～A0 片选
D7～D4 D3～D0
第5章 半导体存储器
A9～A0
CE
2114
A9～A0 CE 2114
（2） I/O4～I/O1
（1）
I/O4～I/O1
存储器容量扩充
单元数扩充
0000000001
译码器
A19～A10
0000000000
片选端
CE （1）
CS 6116 WE ④ D7～ D0
第5章 半导体存储器
全译码法
第5章 半导体存储器
部分译码法
部分译码法是将高位地址线中旳一部分（而不是 全部）进行译码，产生片选信号。
该措施常用于不需要全部地址空间旳寻址能力， 但采用线选法地址线又不够用旳情况。
采用部分译码法时，因为未参加译码旳高位地址 与存储器地址无关，所以存在地址重叠问题。
间 tRH :地址无效后数据应保持旳时间 tOH :OE*结束后数据应保持旳时间
第5章 半导体存储器
SRAM写时序
第5章 半导体存储器
SRAM写时序
TWC :写周期时间 tAW :地址有效到片选信号失效旳间隔时间 TWB :写信号撤消后地址应保持旳时间 TCW :片选信号有效宽度 TAS :地址有效到WE*最早有效时间 tWP :写信号有效时间 T时W间HZ :写信号有效到写入数据有效所允许旳最大 TDW :写信号结束之前写入数据有效旳最小时间 TDH :写信号结束之后写入数据应保持旳时间
《半导体存储器》课件
04
制造设备
用于将掺杂剂引入硅片。
用于在硅片上生长单晶层 。
掺杂设备 外延生长设备
用于切割硅片。
晶圆切割机
制造设备
光刻机
用于将电路图形转移到硅片上。
刻蚀机
用于刻蚀硅片表面。
镀膜与去胶设备
用于在硅片表面形成金属层或介质层，并去 除光刻胶。
测试与封装设备
用于对芯片进行电气性能测试和封装成最终 产品。
分类
根据存储方式，半导体存储器可分为随机存取存储器（RAM）和只读存储器（ ROM）。
历史与发展
1 2 3
早期阶段
20世纪50年代，半导体存储器开始出现，以晶 体管为基础。
发展阶段
随着技术的进步，20世纪70年代出现了动态随 机存取存储器（DRAM）和静态随机存取存储器 （SRAM）。
当前状况
现代半导体存储器已经广泛应用于计算机、移动 设备、数据中心等领域。
物联网和边缘计算
在物联网和边缘计算领域应用半导体存储器，实现高 效的数据存储和传输。
CHAPTER
05
案例分析：不同类型半导体存 储器的应用场景
DRAM的应用场景
01
DRAM（动态随机存取存储器）是一种常用的半导体存储器，广泛应 用于计算机和服务器等领域。
02
由于其高速读写性能和低成本，DRAM被用作主内存，为CPU提供快 速的数据存取。
外延生长
在硅片上生长一层或多 层所需材料的单晶层。
掺杂
通过扩散或离子注入等 方法，将掺杂剂引入硅 片。
制造流程
01
光刻
利用光刻胶将电路图形转移到硅片 上。
镀膜与去胶
在硅片表面形成金属层或介质层， 并去除光刻胶。
制造设备
用于将掺杂剂引入硅片。
用于在硅片上生长单晶层 。
掺杂设备 外延生长设备
用于切割硅片。
晶圆切割机
制造设备
光刻机
用于将电路图形转移到硅片上。
刻蚀机
用于刻蚀硅片表面。
镀膜与去胶设备
用于在硅片表面形成金属层或介质层，并去 除光刻胶。
测试与封装设备
用于对芯片进行电气性能测试和封装成最终 产品。
分类
根据存储方式，半导体存储器可分为随机存取存储器（RAM）和只读存储器（ ROM）。
历史与发展
1 2 3
早期阶段
20世纪50年代，半导体存储器开始出现，以晶 体管为基础。
发展阶段
随着技术的进步，20世纪70年代出现了动态随 机存取存储器（DRAM）和静态随机存取存储器 （SRAM）。
当前状况
现代半导体存储器已经广泛应用于计算机、移动 设备、数据中心等领域。
物联网和边缘计算
在物联网和边缘计算领域应用半导体存储器，实现高 效的数据存储和传输。
CHAPTER
05
案例分析：不同类型半导体存 储器的应用场景
DRAM的应用场景
01
DRAM（动态随机存取存储器）是一种常用的半导体存储器，广泛应 用于计算机和服务器等领域。
02
由于其高速读写性能和低成本，DRAM被用作主内存，为CPU提供快 速的数据存取。
外延生长
在硅片上生长一层或多 层所需材料的单晶层。
掺杂
通过扩散或离子注入等 方法，将掺杂剂引入硅 片。
制造流程
01
光刻
利用光刻胶将电路图形转移到硅片 上。
镀膜与去胶
在硅片表面形成金属层或介质层， 并去除光刻胶。
第5章半导体存储器 45页PPT
1. 存储器的性能指标 存取速度是指从CPU给出有效的存储器地址到存 储器输入或输出有效数据所需要的时间 对存储器的要求是容量大、速度快、可靠性高、 成本低，但在一个存储器中难以全部达到.目前在 计算机系统中，采用分级结构
8
5.1.2 存储器的性能指标与分级结构
2. 存储器的分级结构 目前采用较多的是3级存储器结构,即高速缓冲存储 器（Cache）、内存和辅存.
2.存储器芯片的片选线与地址总线的连接 （2）译码法
使用译码器对系统总线中字选余下的高位地址线 进行译码，以其译码输出作为存储器芯片的片选信号
29
5.3.1 存储器芯片与地址总线的连接
2.存储器芯片的片选线与地址总线的连接 （2）译码法
常用典型译码器：74LS138（3-8译码器），其引线与功 能如下图：
27
例：连接容量为4K×8的存储器，若用2K×8 的存储器芯片，共需多少片？共需多少根 地址线？几根作字选线？几根作片选线？
• 共需: (4k*8)/(2k*8) = 2片 • 总共地址线：4K = 212, 12根 • 字选线：2K = 211， 11根 • 片选线：12-11 = 1根
28
5.3.1 存储器芯片与地址总线的连接
22
5.3 存储器与CPU的接口
单个芯片的接口：以6116（2K*8）芯片为例
A10—A0
CP U
D7 —D0
CB
0 1 2 … …
2K-1
…
……
存储单元 （1byte）
6116芯片
23
5.3.1 存储器芯片与地址总线的连接
若存储器由多个芯片组成，如何连接？
•地址译码器从芯片上选出存储单元，称为字选. •字选只要从地址总线的最低位A0开始。把它们与存 储器芯片的地址线依次相连即可完成. •而存储器芯片则由地址总线中剩余的高位线来选择， 这就是片选
8
5.1.2 存储器的性能指标与分级结构
2. 存储器的分级结构 目前采用较多的是3级存储器结构,即高速缓冲存储 器（Cache）、内存和辅存.
2.存储器芯片的片选线与地址总线的连接 （2）译码法
使用译码器对系统总线中字选余下的高位地址线 进行译码，以其译码输出作为存储器芯片的片选信号
29
5.3.1 存储器芯片与地址总线的连接
2.存储器芯片的片选线与地址总线的连接 （2）译码法
常用典型译码器：74LS138（3-8译码器），其引线与功 能如下图：
27
例：连接容量为4K×8的存储器，若用2K×8 的存储器芯片，共需多少片？共需多少根 地址线？几根作字选线？几根作片选线？
• 共需: (4k*8)/(2k*8) = 2片 • 总共地址线：4K = 212, 12根 • 字选线：2K = 211， 11根 • 片选线：12-11 = 1根
28
5.3.1 存储器芯片与地址总线的连接
22
5.3 存储器与CPU的接口
单个芯片的接口：以6116（2K*8）芯片为例
A10—A0
CP U
D7 —D0
CB
0 1 2 … …
2K-1
…
……
存储单元 （1byte）
6116芯片
23
5.3.1 存储器芯片与地址总线的连接
若存储器由多个芯片组成，如何连接？
•地址译码器从芯片上选出存储单元，称为字选. •字选只要从地址总线的最低位A0开始。把它们与存 储器芯片的地址线依次相连即可完成. •而存储器芯片则由地址总线中剩余的高位线来选择， 这就是片选
第四章半导体存储器-PPT精品文档
第四章 半导体存储器
第二节 随机读写存储器（RAM）
一、静态RAM 三、RAM的基本结构 二、动态RAM 四、RAM举例
读出过程： 在送上地址码的同时，还要 送上读/写控制信号（R/W 或RD、WR）和片选信号 （CS）。读出时，使R/W ＝１，CS＝０，这时，输 出缓冲寄存器的三态门将被 打开，所存信息送至DB上。 于是，存储单元中的信息被 读出。
1. 双稳态触发器
2. 写数据 3. 读数据 (1)选择线高电平
导通 则T5、T6：
(2)I/O A，I/O B
六管静态RAM存储电路
所储存的信息被读出以后，所储 存的内容并不改变，除非重写一 个数据。
第四章 半导体存储器
第二节 随机读写存储器（RAM）
一、静态RAM 二、动态RAM
(一) 动态RAM存储电路
2. 写数据 T5、T6：控制管(存储单
元被选中导通)
பைடு நூலகம்
(1)选择线高电平
导通 则T5、T6：
(2)I/O=1，I/O=0
六管静态RAM存储电路
则A= 1
B= 0
当写入信号和地址译码信号消失后， T5和T6截止，该状态任然能保持。
第四章 半导体存储器
第二节 随机读写存储器（RAM）
一、静态RAM (一) 静态RAM的基本存储电路
(二) 存取速度
存取速度由存取时间衡量。从CPU给出有效的存储 器地址到存储器给出有效数据所需要的时间。 超高速存储器 存取速度 < 20ns
中速存储器 低速存储器
100 ~ 200ns >300ns
第四章 半导体存储器
第一节 概述 第二节 随机读写存储器（RAM）
RAM 按功能可分为 静态、动态两类 静态RAM(SRAM)：存储单元使用双稳态触发器，可带电
第7章 半导体存储器 48页PPT
图7.2.12给出了E2PROM存储单元在三种不同工作状 态下各个电极所加电压的情况。
（a）读出状态 （b）擦除（写1）状态 （c）写入（写0）状态
2019年
新疆大学信息科学与工程学院 《数字电路课题组》
三、快闪存储器（Flash Memory）
采用与EPROM中的叠栅MOS管相似的结构，同 时保留了EEPROM用隧道效应擦除的快捷特性。理 论上属于ROM型存储器；功能上相当于RAM。
若浮置栅上不带有电荷，则FAMOS管截止， 源极－漏极间可视为开路，所存信息是1。
2019年
新疆大学信息科学与工程学院 《数字电路课题组》
不带电 -截止 -存1
(a)浮置栅MOS管的结构 (b)EPROM存储单元
2019年
图7.2.6 浮置栅EPROM
新疆大学信息科学与工程学院 《数字电路课题组》
随机存储器和只读存储器的根本区别在于，正常 工作状态下可以随时向存储器里写入数据或从中读出 数据。
根据所采用的存储单元工作原理的不同，又将随 机存储器分为静态存储器（Static Random Access Memory，简称SRAM）和动态存储器（Dynamic Random Access Memory，简称DRAM）。
2019年
新疆大学信息科学与工程学院 《数字电路课题组》
返回
图7.3.2 1024 4位RAM（2114） 的结构框图
2019年
新疆大学信息科学与工程学院 《数字电路课题组》
返回
图7.3.3 六管NMOS静态存储单元
静态存储单元是在静态触发器的基础上附加门控管而 构成的。因此，它是靠触发器的自保功能存储数据的。
图7.6.8 改进的两相无比型动态MOS 移位寄存单元
第7章半导体存储器PPT资料30页
Digital Electronics Technolo15g.0y5.2020
7.2 只读存储器ROM
浮栅上电荷可长期保存－ －在125℃环境温度下，70% 的电荷能保存10年以上。
擦除：用紫外线或X射线擦 除。需20~30分钟。
缺 点 ： 需 要 两 个 MOS 管 ； 编程电压偏高；P沟道管的开 关速度低。
7.2 只读存储器ROM
三、可擦除的可编程只读存储器（EPROM）
（一）紫外线擦除的只读存储器（UVEPROM） 最早出现的EPROM。通常说的EPROM就是指这种。 1. 使用FAMOS管（Floating-gate Avalanche-Injuction
MOS，浮栅雪崩注入MOS管）
写入：管子原来不导 通。在漏源之间加上较 高电压后（如-20V）， 漏极PN结雪崩击穿，部 分高速电子积累在浮栅 上，使MOS管导通。
7.2 只读存储器ROM
16字×8位的PROM
十六条字线
读出时，读出放 大器AR工作，写入放 大器AW不工作。
写入时，在位线
输入编程脉冲使写入 放大器工作，且输出
八 条
低电平，同时相应的 位
字 线 和 VCC 提 高 到 编 线 程电平，将对应的熔
丝烧断。
缺点：不能重复擦除。
Digital Electronics Technolo15g.0y5.2020
输出缓冲器：增加带负载能力；同时提供三态控制，以 便和系统的总线相连。
Digital Electronics Technolo15g.0y5.2020
7.2 只读存储器ROM
1. 工作原理 以2位地址输入和4
为数据输出的ROM为 例，其存储矩阵是四 组二极管或门：
7.2 只读存储器ROM
浮栅上电荷可长期保存－ －在125℃环境温度下，70% 的电荷能保存10年以上。
擦除：用紫外线或X射线擦 除。需20~30分钟。
缺 点 ： 需 要 两 个 MOS 管 ； 编程电压偏高；P沟道管的开 关速度低。
7.2 只读存储器ROM
三、可擦除的可编程只读存储器（EPROM）
（一）紫外线擦除的只读存储器（UVEPROM） 最早出现的EPROM。通常说的EPROM就是指这种。 1. 使用FAMOS管（Floating-gate Avalanche-Injuction
MOS，浮栅雪崩注入MOS管）
写入：管子原来不导 通。在漏源之间加上较 高电压后（如-20V）， 漏极PN结雪崩击穿，部 分高速电子积累在浮栅 上，使MOS管导通。
7.2 只读存储器ROM
16字×8位的PROM
十六条字线
读出时，读出放 大器AR工作，写入放 大器AW不工作。
写入时，在位线
输入编程脉冲使写入 放大器工作，且输出
八 条
低电平，同时相应的 位
字 线 和 VCC 提 高 到 编 线 程电平，将对应的熔
丝烧断。
缺点：不能重复擦除。
Digital Electronics Technolo15g.0y5.2020
输出缓冲器：增加带负载能力；同时提供三态控制，以 便和系统的总线相连。
Digital Electronics Technolo15g.0y5.2020
7.2 只读存储器ROM
1. 工作原理 以2位地址输入和4
为数据输出的ROM为 例，其存储矩阵是四 组二极管或门：
《半导体存储器》PPT课件_OK
T3
主
从
1位
图7-2-2 动态CMOS移存单元
当CP=1时，主动态反相器接收信息，从动态反相器保持原存
信息；CP=0时，主动态反相器保持原存信息，从动态反相器随9 主
动态反相器变化。每经过一个CP，数据向右移动一位。
7.2.3 动态移存器和顺序存取存储器
１．动态移存器 动态移存器可用动态CMOS移存单元串接而成，主要用来组 成顺序存取存储器(SAM)。
• ••
CS1
• ••
21
图7-3-6 RAM的位
２．字扩展
适用于位数（字长）够用，但字数不够的情况。 如： 8K×8 → 32K×8 增加地址线。
D0
D7
•••
•••
•••
•••
I/O7···I/O0 VDD
OE 6264Ⅰ 1
GND
CS2
R/W A12 ···A0CS1
I/O7···I/O0 VDD
•••
A2 译
A3
码 X15 器
T0
1,1 位线 16,1
1,16 位线 16,16
I/O电路 G1 1
D
EN
G2
1
I/O
•
EN
T0' T15
T15'
1 EN G3
Y0 (列)
•••
Y15
Y 地址译码器
D G4 &
& G5
A4 A5 A6 A7
图7-3-1 256×1位RAM 示意图
CS
R/W
25
返回
第7章 半导体存储器
• 教学内容 ： 半导体存储器的特点、分类及主要技术指标 ； 顺序存取存储器（SAM）； 随机存取存储器（RAM） ；
主
从
1位
图7-2-2 动态CMOS移存单元
当CP=1时，主动态反相器接收信息，从动态反相器保持原存
信息；CP=0时，主动态反相器保持原存信息，从动态反相器随9 主
动态反相器变化。每经过一个CP，数据向右移动一位。
7.2.3 动态移存器和顺序存取存储器
１．动态移存器 动态移存器可用动态CMOS移存单元串接而成，主要用来组 成顺序存取存储器(SAM)。
• ••
CS1
• ••
21
图7-3-6 RAM的位
２．字扩展
适用于位数（字长）够用，但字数不够的情况。 如： 8K×8 → 32K×8 增加地址线。
D0
D7
•••
•••
•••
•••
I/O7···I/O0 VDD
OE 6264Ⅰ 1
GND
CS2
R/W A12 ···A0CS1
I/O7···I/O0 VDD
•••
A2 译
A3
码 X15 器
T0
1,1 位线 16,1
1,16 位线 16,16
I/O电路 G1 1
D
EN
G2
1
I/O
•
EN
T0' T15
T15'
1 EN G3
Y0 (列)
•••
Y15
Y 地址译码器
D G4 &
& G5
A4 A5 A6 A7
图7-3-1 256×1位RAM 示意图
CS
R/W
25
返回
第7章 半导体存储器
• 教学内容 ： 半导体存储器的特点、分类及主要技术指标 ； 顺序存取存储器（SAM）； 随机存取存储器（RAM） ；
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
存储时间—存储器读出（或写入）数据的时间。一般用 读（或写）周期来表示。
.
04.12.2020
3
存储器的写操作：
地址寄存器
101
地 址 译 地址总线 码 器来自数据寄存器10010001
按字节组织的存储器阵列
0
11 000010
1
10 111010
2
01 100000
3
11 001101
4
11 110001
1. 固定ROM（掩模ROM ） 厂家把数据“固化”在存储器中，用户无法进 行任何修改。使用时，只能读出，不能写入。
2. 一次性可编程ROM（PROM） 出厂时，存储内容 全为1（或全为0），用户可根据自己的需要进行 编程，但只能编程一次。
用户对PROM编程是逐字逐位进行的。
首先通过字线和位线选择需要编程的存储单元，
04.12.2020
8
2.二极管ROM 二极管固定ROM举例
0 （1）电路组成：
01
由二极管与门和或门构成。
（2）ROM电路的工作原理
二 极 管 的 结 构 图
ROM
与门阵列组成译码器，或 门阵列构成存储阵列。
01 10 01
04.12.2020
11
. 9
（2）输出信号表达式
与门阵列输出表达式：
28××××系列的芯片都是E2PROM 。
.
04.12.2020
14
三、快闪存储器（Flash Memory）
闪存是一种高密度的读/写型存储器（高密度表 示更大的存储容量），也是非易失性的存储器，这意 味着数据可以在没有电源供电的情况下保存。存储器 中数据的擦除和写入是分开进行的，数据写入方式与 EPROM相同，一般一只芯片可以擦除/写入100万次 以上。
4
1 1 1 1 0 0 0 1 数据总线
5
10 010001
6
01 100101
7
10 011000
.
04.12.2020
5
● 实训电路图
01
10
0
01
0
10
1
1
1
1
1
11111100 11111111
1
11111110
.
04.12.2020
6
7.2 只读存储器
7.2.1 掩膜只读存储器
特点： ①只能读出，不能写入；
04.12.2020
10
3.MOS管ROM
A1
A0
ROM的点阵图
W0
A1 地 W1
址
译 W2
A0
码 器
W3
存储矩阵
W0
地 W1
址 译 W2
码
器
W3
“0”
EN
D3
D2
D1
D0
“1”
D3
D2
D1
D0
.
04.12.2020
11
7.2.2 可编程的只读存储器（PROM）
ROM的编程是指将信息存入ROM的过程。
W0 A1'A0'
W1 A1 ' A0
或门阵列输出表达式：
W2 A1A0 '
W3 A1A0
D0 W0W1
D2W 0W 2W 3
D1 W1W3
D3 W1W3
（3）ROM存储内容的真值表
地址
数
据
A1
A0
D3
D2 D1
D0
0 0 0 10 1
0 1 1 01 1
1 0 0 10 0
.
1 1 1 11 0
位
…
线
Dm－1
D0
＝ ，该位每即字线按个存包线送每“存存含对至当储字储储若应输给”器单单干存出定存元元“储缓一的放可可位矩冲组容、存以” 阵 器输读储由量。 中 进入取1二字 的 行地位数极某的 输址二据管字个位 出时值，、“数 。，数信每双字称译息个×极”为码（“位型，“器“字三并字选数0””极将长中＝由或管该”某若“或2字。一干n1者中条×”个M的输m）O存S出m位管。位储字构信单线成息元W。i通组，过成 .
可用EPROM擦除器产生的强紫外线，对EPROM照射
20分钟左右，使全部存储单元恢复“1”，以便用户重
新编写。
常用的EPROM2716、2732、…27512，即标号为
27××××的芯片都是EPROM。实训中使用的2764就
属于这一类型。
.
04.12.2020
13
二、E2PROM
E2PROM是近年来被广泛重视的一种只读存储 器，它称为电擦除可编程只读存储器，又可写为 EEPROM。其主要特点是能在应用系统中进行在线 改写，并能在断电的情况下保存数据而不需保护电 源。特别是最近的+5V电擦除E2PROM ，通常不需 单独的擦除操作，可在写入过程中自动擦除，使用 非常方便。
第7章 半导体存储器
7.1 概述 7.2 只读存储器（ROM） 7.3 随机存储器（RAM） 7.4 存储器容量的扩展 7.5 用存储器实现组合逻辑函数
.
04.12.2020
1
7.1 概述
半导体存储器是一种能存储大量二值数字信息的大规 模集成电路，是现代数字系统特别是计算机中的重要组成 部分。
按存取方式来分： ROM
半导体存储器
固定ROM（又称掩膜ROM）
可编程ROM
PROM EPROM E2PROM
快闪存储器
SRAM
RAM DRAM
.
04.12.2020
2
按制造工艺来分： 半导体存储器
双极型
MOS型
对存储器的操作通常分为两类：
写——即把信息存入存储器的过程。
读——即从存储器中取出信息的过程。
两个重要技术指标： 存储容量—存储器能存放二值信息的多少。单位是位或 比特（bit）。1K=210=1024，1M=210K=220。
闪存是一种理想的存储器，它具有存储容量大、
非易失性、在系统读写、操作快速以及造价低廉等特
点。
.
04.12.2020
然后通过规定宽度和幅度的脉冲电流，将该存
储管的熔丝熔断，这样就将该单元的内容改写
了。
.
04.12.2020
12
7.2.3 可擦除的可编程只读存储器（EPROM） 一、EPROM（UVEPROM）
又称紫外线擦除可编程ROM。EPROM可以根据
用户要求写入信息，从而长期使用。当不需要原有信
息时，也可以擦除后重写。若要擦去所写入的内容，
5
10010001
6
0 1 1 0 0 1 0 1 数据总线
7
10 011000
.
04.12.2020
4
存储器的读操作：
地址寄存器
011
地 址 译 地址总线 码 器
数据寄存器
11001101
按字节组织的存储器阵列
0
11 000010
1
10 111010
2
01 100000
3
1 1 00 00 11 11 00 11
②存储的数据不会因断电而消失，具有非易失性。
1. ROM的基本结构 ROM主要由地址译码器、存储矩阵和输出缓冲器三部
分组成，其基本结构如图所示。
.
04.12.2020
7
A0 A1
An£1
… …
字 ROM的基本结构
线 W0
地
W1
址
译
码
存储矩阵
器
W2n£1
…
信息单元 (字)
存储单元
…
三态控制
输出缓冲器