第06章控制器

其他指令的控制信号也按同样方法分析， 根据每条指令的功能确定所需的机器周期数， 并得出每个机器周期所需要的控制信号，最后 将所有的控制信号进行综合简化。
控制器的功能就是按每条指令的要求产 生所需的控制信号。因此在设计控制器时要 求系统设计师提供一个完整的无二义性的指 令系统说明书。 产生控制信号一般有微程序控制和硬布线 控制两种方法。
4．控制程序和数据的输入与结果输出
根据程序的安排或人的干预，在适当的时候向输入输出设 备发出一些相应的命令来完成I／O功能，这实际上也是通过执 行程序来完成的。
5．对异常情况和某些请求的处理
部件或设备发出： (1)“中断请求”信号 待CPU执行完当前指令后，响应该请求，中止当前执行 的程序，转去执行中断程序。当处理完毕后，再返回原程序 继续运行下去。 (2)DMA请求信号 等CPU完成当前机器周期操作后，暂停工作，让出总线 给I／O设备，在完成I／O设备与存储器之间的传送数据操作 后，CPU从暂时中止的机器周期开始继续执行指令。
返回指令执行
返回指令执行
(2)条件转移指令的执行过程 指令功能：根据N，Z，V，C的状态，决定是否 转换。如转移条件成立，则转移到本条指令所 指定的地址，否则顺序执行下一条指令。
指令执行步骤： ①从存储器取指令，送入指令寄存器，并 进行操作码译码。 程序计数器加1，如不转移，即为下一条要执 行的指令地址。 本操作对所有指令都是相同的。
第六章 中央处理部件CPU
本章教学内容
6.1 6.2 6.3 6.4 6.5 6.6 6.7 6.8 6.9 计算机的硬件系统 控制器的组成 微程序控制计算机的基本工作原理 微程序设计技术 硬布线控制的计算机 控制器的控制方式 流水线工作原理 CPU举例 计算机的加电及控制过程
第六章 中央处理部件CPU
当CPU与主存交换信息时，由于速度 不匹配，CPU需要等待，ready信号 是由存储器发出的，表明CPU需要的 慢速设备通过中断方 读写命令已完成。
式与主存交换信息。 Intel 80386 微机系统框图
二． Intel 80386结构及外部连线
• 80386包括：
–指令部件：完成取指及指令译码功能； –执行部件：包括ALU、乘法部件、寄存器等； –存储管理部件：用来确定存储器地址。
难点
对于指令执行过程的理解、微程序设计技术和控制器的设计方法 以及CPU的构成。
计算机组成：运算器、控制器、存储器、输入设备和输出设备五大部件。 微处理器:运算器+控制器集成在一个芯片上，称为中央处理部件(CPU)。 控制器的作用:协调并控制计算机的各个部件执行程序的指令序列。 计算机的工作过程： 加电→产生reset信号→执行程序→停机→停电。 机器加电时： （1）可以利用reset信号将某值(例如全 “0”)置于程序计数器PC中， 这是开机后执行的第一条指令的地址，也就是固定程序入口地址； （2）也可以直接在指令寄存器中置入一条无条件转移指令(转移到固 定程序入口)，然后开始执行程序。 固定程序:先对计算机各部件进行测试，然后进入操作系统环境，等 候操作员从键盘送入命令，或用鼠标器对显示屏上的图标进行选择。(一 般放在ROM中) 程序执行过程：计算机从程序入口地址开始执行该程序的指令序列， 是不断地取指令、分析指令和执行指令这样一个周而复始的过程。 实现原理：当前执行的指令地址放在控制器的程序计数器(PC)中。
二. 控制器的组成
1．程序计数器(PC) 2．指令寄存器（IR） 3．指令译码器或操作码译码器 4．脉冲源及启停线路 5．时序控制信号形成部件
用以存放当前正 在执行的指令
即指令地址寄存器。 存放当前正在执行 的指令地址或下一 条指令地址。 指令地址形成 : (PC)+n->PC。或: 转移指令修改其内 容
在80386与存储器或I／O设备之间传送 W／R#区分是写周期(当W／R#为1时)还是读周期 (读写)一个数据的时间称为总线周期。 (当W／R#为0时)
6.2
一.
控制器的组成
控制器的功能
计算机对信息进行处理(或计算)是通过程序的 执行而实现的，程序是完成某个确定算法的指令 序列，要预先存放在存储器中。控制器的作用:控 制程序的执行，它必须具有以下基本功能：
重点
1.控制器的作用、组成，指令的执行过程。 2.微程序控制器的工作原理:组成、产生控制信号的方法。 3.微程序控制器的一些基本概念,与机器指令级的比较。 4.微程序的微指令编码译码方法。 5.产生后继微指令地址的方法。 6.微指令的格式:水平和垂直型微指令。 7.硬布线控制器的组成,控制信号的产生方法,时序的作用和产生方法。 8.硬布线控制器的设计步骤和方法。 9.硬布线控制器与微程序控制器的比较。 10.控制器的控制方式的含义与种类。 11.流水线工作原理。 12.流水线的相关问题(数据相关和程序相关)。
研究生考试大纲
（一）CPU的功能和基本结构 （二）指令执行过程 （三）数据通路的功能和基本结构 （四）控制器的功能和工作原理 1.硬布线控制器 2.微程序控制器 微程序、微指令和微命令； 微指令的编码方式； 微地址的形成方式。 （五）指令流水线 1.指令流水线的基本概念 2.超标量和动态流水线的基本概念
对指令寄存器中 根据当前正在执行的指令的需 的操作码进行分 要，产生相应的时序控制信号 析解释，产生相 脉冲源产生一定频率的脉冲信号作 应的控制信号。 为整个机器的时钟脉冲，是机器周 期和工作脉冲的基准信号。
返回指令执行
返回微程序控制器
三.指令执行过程
1.组成控制器的基本电路
计算机中采用的电路，基本上分为两种类型。
快速设备通过 DMA方式与主存 是系统中主要的 交换信息。
处理、控制部件
80287/387协处理器与80386并行工作，扩 充了80386的指令系统，主要完成浮点运 算和高精度整数运算，80386自动将取得 的协处理器指令传给80387。
80386通过总线与存储器和I/O设 备交换信息。对总线的使用需要 总线控制逻辑来管理。
②如转移条件成立，根据指令规定的寻址 方式计算有效地址，转移指令经常采用相对寻 址方式，此时转移地址；PC+disp。此处PC是指 本条指令的地址，而在上一机器周期已执行 PC+1操作，因此计算时应取原PC值，或对运算 进行适当修正。最后将转移地址送PC。
控制信号: PC →ALU disp→ALU “+” ALU→PC
rs，rd，rs1为通用寄存器地址；imm(或disp)为立即数 划分机器周期 (或位移量)。 的原则:总线 加法指令功能：(rs)+[(rs1)+disp]-> rd 不冲突.
取指令
计算地址
取数
运算送结果
取指令:ຫໍສະໝຸດ BaiduPC→AB W／R=0， 返回指令执行 M ／ IO=1 ； DB→IR；PC+1
一类是具有记忆功能的触 发器以及由它组成的寄存器、 计数器和存储单元等。 一类是没有记忆功能的门 电路及由它组成的加法器、 算术逻辑运算单元(ALU)和各 种逻辑电路等。
2．指令执行过程举例
数据通路：控制器组成:图6.3 运算器组成:图6.6 中央处理器组成：图6.8 (1) 一条加法指令的执行过程: (时序图) rs, rd rs1 imm(或 disp) 指令格式: 操作码
计算地址 rsl→GR， (rsl) →ALU， disp→ALU； “+” ； ALU→AR
返回指令执行
取数:
AR →AB W／R=0 M／IO=1 DB →DR 返回指令执行
运算送结果: rs →GR DR → ALU “+” ：rd → GR ALU →rd 置N，Z，V，C (rs) → ALU
1．取指令 当程序已在存储器中时，首先根据程序入口取出第一 条指令，为此要发出指令地址及控制信号。然后不断取出 第2，3，…条指令。
2．分析指令 或叫解释指令、指令译码等。是对当前取得的指 令进行分析，指出它要求作什么操作，并产生相应的 操作控制命令，如果参与操作的数据在存储器中，还 需要形成操作数地址。 3．执行指令 根据分析指令时产生的“操作命令”和“操作数 地址”形成相应的操作控制信号序列，通过CPU及输入 输出设备的执行，实现每条指令的功能，其中还包括 对运算结果的处理以及下条指令地址的形成。 计算机不断重复顺序执行上述三种基本操作：取 指、分析、执行；再取指、再分析、再执行……，如 此循环，直到遇到停机指令或外来的干预为止。
6.1 计算机的硬件系统
一．Intel 80386微机系统
图6.1是由Intel 80386微处理器等器件组成的 微机系统，Intel 80386是32位微处理器。(P163)
机器加电时产生reset信号，计算机 各个部件处于初始状态。执行的第1 条指令的地址为0FFFFFFF0H，为一条 转移指令，转到引导程序入口。 Clk是clk2的二分 频时钟信号
• 80386微处理器芯片通过引出端与计算机 的其它部件连接。各引出端的功能如下：
D／C#表示是数据周期还是控制(取指)周期 M／IO#表示是访问存储器还是I／O设备 主设备：占用总线的设 LOCK#为总线锁定信号，当它为低电位时， 备。从设备：与主设备 不允许芯片外部的信号打断当前总线周期 的操作，即CPU不允许让出总线控制权。 通信的设备。 I/O设备 PEREQ：协处理器 作主设备时，发出hold 请求386在存储器 ADS：地址状态 信号申请。当CPU同意 BUSY：协处理器 与协处理器之间 NA：本次读/写 总线请求，可以释放总 信号，表示地址 忙，不能接收另 BS16：表示被访 ERROR:协处理器 传送一个数据。 操作虽未完成， 线，发hlda。其余引出 线、总线周期定 一个指令。 问的存储器或I/O 出现了一个错误 允许送下一周期 端均呈高阻状态。 INTR为中断请求信号,NMI不可 义信号已有效， 设备的数据传送 的地址和读写信 屏蔽中断请求信号,RESET为总 宽度为16位。 开始总线周期进 ready：当存储 息，使两次操作 清或复位信号 行读写。 器或I/O设备完 重叠。 成操作后发出的 信号。386接到 此信号后，结束 本周期。