随机读写存储器

3.SRAM存储器芯片实例
2114存储器芯片的逻辑结构方框图。
4.存储器与CPU连接 CPU对存储器进行读/写操作，首先由地址总线给 出地址信号，然后要发出读操 作或写操作的控制信 号，最后在数据总线上进行信息交流，要完成地址 线的连接、数据线的连接和控制线的连接。 存储器芯片的容量是有限的,为了满足实际存储器 的容量要求，需要对存储器进行扩展。主要方法有： 位扩展法：只加大字长，而存储器的字数与存储器芯 片字数一致,对片子没有选片要求 字扩展法:仅在字向扩充，而位数不变.需由片选信号 来区分各片地址。 字位同时扩展法:一个存储器的容量假定为M×N位， 若使用L×k 位的芯片(L＜M,k＜N)，需要在字向和 位向同时进行扩展。此时共需要(M/L×(N/k)个存储 器芯片。
单译码 适用于小容量存储器 一个地址译码器 双译码 适用于大容量存储器 X向和Y向两个译码器。 驱动器: 双译码结构中，在译码器输出后加驱动器，驱动 挂在各条X方向选择线上的所有存储元电路。 I/O电路： 处于数据总线和被选用的单元之间， 控制被选 中的单元读出或写入，放大信息。 片选: 在地址选择时，首先要选片,只有当片选信号有效时， 此片所连的地址线才有效。 输出驱动电路:为了扩展存储器的容量，常需要将几个芯片 的数据线并联使用；另外存储器的读出数据或写入数据都 放在双向的数据总线上。这就用到三态输出缓冲器。
3.2 随机读写存储器
• 3.2.1 SRAM存储器
• 1.基本存储元 基本存储元是组成存储器的基础和核心,它 用来存储一位二进制信息0或1。 它是由两个MOS反相器交叉耦合而成的触发器,一个存储元 存储一位二进制代码.这种电路有两个稳定的状态，并且 A， B两点的电位总是互为相反的，因此它能表示一位二进制的 1和0。 • 2.SRAM存储器的组成 • 存储体：存储单元的集合，通常用X选择线(行线)和Y选择线 (列线)的交叉来选择所需要的单元。 • 地址译码器：将用二进制代码表示的地址转换成输出端 的高电位，用来驱动相应的读写电路，以便选择所要访问的 存储单元。地址译码有两种方式。
图3.8 2114的读写周期
【例1】 下图是SRAM的写入时序图。其中R/W是读/写命令控 制线，当R/W线为低电平时,存储器按给定地址把数据线上的数 据写入存储器。请指出下图写入时序中的错误，并画出正确的 写入时序图。
写入存储器的时序信号必须同步。通常，当R/W线加负脉冲时， 地址线和数据线的电平必须是稳定的。当R/W线达到低电平时， 数据立即被存储。 因此，当R/W线处于低电平时，如果数据线 改变了数值，那么存储器将存储新的数据⑤。同样，当R/W线处 于低电平时地址线如果发生了变化那么同样数据将存储到新的 地址②或③。正确的写入时序图见下图。
5.存储器的读、写周期 在与CPU连接时,CPU的控制信号与存储器的读、 写周期之间的配合问题是非常重要的。 读周期: 读周期与读出时间是两个不同的概念。 读出时间:是从给出有效地址到外部数据总线上稳 定地出现所读出的数据信息所经历的时间。 读周期时间 : 是存储片进行两次连续读操作时所必 须间隔的时间，它总是大于或等于读出时间。 写周期: 要实现写操作，要求片选CS和写命令WE 信号都为低，并且CS信号与WE信号相“与”的宽 度至少应为tW。
Βιβλιοθήκη Baidu