并行接口和串行接口

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

写信号:输入。连接微机总线I/O写信号,用于控制8255A
写操作,低电平有效。 复位信号RESET:输入。连接微机总线的RESET。用于使
8255A复位,高电平有效。
(当RESET引脚上来一上升沿,且使其高电平维持一定时间时,8255A所有内部 寄存器被清零,同时,3个数据端口被自动设置为输入端口。)
8255A是一个40引脚双 列直插的集成芯片
其引脚分为五类:
8255A
1、数据线 2、地址线
3、控制线
4、I/O端口线 5、电源与地线
图8.3 8255A引脚图
8255A的引脚信号
(1)数据线
D7~D0:双向三态。
用于传送:
CPU从8255A各端口读入的数据; CPU向8255A各端口写出的数据;



硬件实现
简单并行接口
例如:可用锁存器 /驱动器 74LS244或74LS373等构成简单并行输 入或输出接口,用74LS245等可构成双向并行接口。
可编程并行接口芯片
例如: 通用可编程并行接口芯片有8155A/8156A、8255A等。
用I/O写信号作锁存控制
图8.1 简单并行接口
并行接口的典型硬件结构
(2)两组控制电路:
PC3~PC0 B 组控制:控制( PB7~PB0 和
CPU通过8255A输入的数据
CPU通过8255A输出的数据
(3)数据总线缓冲器:传送的信息
CPU写给8255A的控制字
状态字由C口读入,反映方式1和2的中断允许及联络信号情况 CPU从8255A读入的状态字
(4)读/写控制电路:
功 能 对端口 A 读 对端口 B 读 对端口 C 读 非法,不能对 D 口读 对端口 A 写 对端口 B 写 对端口 C 写 对端口 D 写 数据缓冲器为三态 出 断 开 输 入 输
× × × 1
× ×
3. 8255A的编 程
在使用 Intel 8255A 时,首先应根据需要对它进行初始 化编程,在工作过程中若需改变工作方式或数据传送方向等, 也必须对其编程。实际上对8255A 的编程十分简单,就是通 过CPU向其控制端口写入相应控制字实现。 8255A的控制字 : 工作方式选择控制字

§8.1 并行接口

§8.1.1 §8.1.2
并行接口技术概述 可编程并行接口芯片8255A

§8.1.1 并行接口技术概述

并行接口:实现并行传送的接口就是并行接口。 并行传送的特点: 在同样的时钟速率下其传送速率高,但远距离传送成本较高。 适用场合:传输速率要求高,而传输距离较近的场合。 并行输入口 并行接口类型: 并行输出口 并行输入/输出口
第8章 并行接口与串行接口
§8.1 §8.2 并行接口 串行通信与串行接口
两种基本的数据传送方式:
计算机中:串行数据传送方式和并行数据传送方式。 在通信中:则称为串行通信和并行通信。

串行数据传送方式: 不同权值的数据位在单条一位宽的传输 线上按时间先后一位一位地传送。 并行数据传送方式: 不同权值的数据位在多条并行传输线上 同时传送。
端口C: 8位双向I/O口。 输入不锁存、输出锁存。 工作在方式 :方式0和按位置位/复位方式。 另外:当端口A、B工作在方式1和端口A工作在方式2时,C口作为联络
信号使用。故将端口C分为上C口(PC7~PC4)和下C口(PC3~PC0), 分别由A、B口两组控制电路控制。
A组控制:控制PA7~PA0和PC7~PC4
6
D
5
D
4
D
3
D
2
D
1
D
CPU从8255A各端口读入的状态;
CPU向8255A写出的控制字。
8255A的引脚信号
(2)地址线 A1、A0:输入。
用于寻址8255A内部各端口,A1、A0的不同状态与各端口的对应关系如下:
A1A0 0 0
对应端口 A口
0 1
1 0 1 1
B口
C口 控制口
8255A的引脚信号
(3)控制线 片选信号:输入。用于选中8255A芯片,低电平有效。 读信号:输入。连接微机总线I/O读信号,用于控制8255A 读操作,低电平有效。
端口C 上半部分 端口C 下半部分
B组 控制
PC7~PC4
PC3~PC0 PB7~PB0
端口B
图8.2 8255A的内部结构框图
控制端口 未画出
(1)三个输入/输出端口 端口A:8位双向I/O口。
输入锁存、输出锁存/缓冲。 工作在方式 :0、1、2;
端口B:8位双向I/O口。
输入锁存、输出锁存/缓冲。 工作在方式 :0、1;
§8.1.2 可编程并行接口芯片8255A
1. 8255A的内部结构
B端口
四个端口寄存器:C端口
A端口
控制端口
两组控制电路 8255A内部结构:一个数据总线缓冲器 一个读/写控制逻辑电路
数据 总线 数据总线
缓冲器
A组 控制
端口A
PA7~PA0
RD WR 读 /写 A1 A0 控制逻辑 RESET CS
端口C置位/复位控制字
8wenku.baidu.com55A的控制字
(1)工作方式选择控制字
作用:规定8255A I/O端口的工作方式和数据传输方向。
格式:工作方式选择控制字的格式如图8.4所示:
8255A工作方式选择控制字的格式
1
方式选择控制字 的标识位 A组方式选择 00-方式0 01-方式1 1X-方式2 端口A:1-输入 0-输出 D
8255A的引脚信号
(4)I/O端口线
PA7~PA0:双向。端口A数据信号线。 PB7~PB0:双向。端口B数据信号线。 PC7~PC0:双向。端口C数据信号线。
(5)电源与地线
Vcc:电源线,+5V。 GND:接地端。
8255A的控制信号和传输操作的对应关系
CS A1 A0 RD WR 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 1 × 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 × 1
接收CPU来的地址和控制信号,控制8255A完成读写操作 。
2. 8255A的引脚信号
PA3 PA2 PA1 PA0 RD CS GND A1 A0 PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 PB0 PB1 PB2 PA4 PA5 PA6 PA7 WR RESET D0 D1 D2 D3 D4 D5 D6 D7 Vcc PB7 PB6 PB5 PB4 PB3
相关文档
最新文档