峰值检测系统的设计

MC1403 是美国摩托罗拉公司生产的高准确度、低温漂、采用激光修正的带隙基准电 压源，国产型号为 5G1403 和 CH1403。它采用 DIP－8 封装，引脚排列如图 7-1-2 所 示。UI＝＋4.5V～＋15V，UO＝2.500V（典型值），αT 可达 10×10－6/℃。为了配 8P 插座，还专门设置了 5 个空脚。其输出电压 UO＝Ug0(R3＋R4)/R4＝1.205×2.08 ＝＋2.5V。
EOC：转换周期结果标志输出，每一 A/D 转换周期结束，EOC 输出一个正脉冲，宽度 为时钟周期的 1/2 O--R-- ：过量程标志输出。当|V1|>VREF 时，O---R- 输出为低电平 功能表 8、MC1413 引脚图 MC1413 是是高耐压、大电流达林顿陈列反相驱动器，由七个硅 NPN 达林顿管组成。 MC1413 的每一对达林顿都串联一个 2.7K 的基极电阻,在 5V 的工作电压下它能与 TTL 和 CMOS 电路直接相连，可以直接处理原先需要标准逻辑缓冲器来处理的数据。 MC1413 工作电压高，工作电流大，灌电流可达 500mA，并且能够在关态时承受 50V 的 电压，输出还可以在高负载电流并行运行。 9、MC1403 引脚图 MC1403 是低压基准芯片。一般用作 8～12bit 的 D/A 芯片的基准电压等一些需要基 本精准的基准电压的场合。
图 6 数字锁存控制电路
该电路由单稳态延时电路、或门 GA 和与门 GB，图中输入信号 VK 来自比较器的 输出， VK 1表示峰值采样， VK 0 表示峰值保持，电路工作情况如下：
（1）当 VK 1 时，或门 GA 输出 1，允许 Veoc 通过与门 GB，若 Veoc 是高电平，则 Vdu 也是高电平。 Vdu 可以控制 DU 端，峰值数据被锁存在 A/D 转换器的输出锁存器中。
MC1403 的输入-输出特性
输入电压 Ui／V
输出电压 Uo／V
10
2.5028
9
2.5028
8
2.5028
7
2.5028
6
2.5028
5
2.5028
4.5
2.5027
当 Ui 从 10V 降至 4.5V 时，Uo 只变化 0.0001V，变化率仅为－0.0018％。 10、数码管 引脚图 附录 3：电路硬件搭试照片 附录 4：总结
REF：参考电压输入引脚 CON：控制逻辑 IN（+） 7、MC14433 引脚图和内部结构图 引脚符号说明： VAG：被测电压 V1 和基准电压 VREF 的地电位 VREF：外接基准电压输入端 V1：被测电压输入端 R1、R1/C1、C1：外接积分阻容元件端 C01、C02：外接失调补偿电容端 DU：实时显示控制端，DU 端输入一正脉冲，输出端就输出 A/D 转换结果。若和本电 路的 EOC 端连接，则每次 A/D 转换结果均输出。 CP1、CP0：时钟振荡器外接电阻端，外接电阻 RC 为 300kΩ时，振荡频率为 66kHZ。其 中 CP0 为时钟信号输出端，CP1 为时钟信号输入端，使用外部时钟信号时由此输入。 VEE：电路的电源最负端，VAG-VEE≥2.8V VSS：除 CP0 外所有输出端的低电平基准，VDD-VSS≥5V
5、数字显示表头电路：该电路由 A/D 转换和译码显示电路组成，如图 5 所示。
图 5 数字显示表头电路
该电路可采用 3 1 位数字电压表，元件选择如下：3 1 位 A/D 转换器 MC14433，七路达
2
2
林顿驱动器 MC1413，BCD 到七段锁存-译码-驱动器 CD4511、基准电源 MC1403 和四
2、要求：（1）传感器输出 0~5mV，对应承受力 0~2000kg； （2）测量值要用数字显示，显示范围是 0~1999； （3）测量的峰值的电压要稳定。
三、设计原理 1、设计总体方案
据分析，可确定需设计系统的电路原理框图如图 1 所示： 图 1 峰值检测系统原理框图
2、各部分功能 传感器：将被测信号量转换成电量； 放大器：将传感器输出的小信号放大，放大器的输出结果满足模数转换器的转
据公式 Tx CextR Tln 2 0.7CextR T ，取 Cext 1F ，将 Tx 1/3s ，Cext 1F 代入上式， 得 R T 476 K ，最终去标称值 R T 510 K 。（或门选 74LS32，与门选 74LS08）。
附录：1、系统电路原理图 2、各芯片引脚排列图以及功能表 3、电路硬件搭试照片 4、总结
1 2R 2 /R1
8，分配第二级放大器放大倍数为 R4 R3
Baidu Nhomakorabea
400 50 ，则选取电阻值分别为 8
R1 1.6K ，R 2 5.6K ，R 3 2K ，R 4 100K ，四只电阻均选 1/8W 金属膜电阻，三个
放大器可选具有高输入共模电压和输入差模电压范围，具有失调电压调整能力以及
显示 8
消隐 0 1 2 3 4 5 6 7 8
0 1 1 1 0 0 1 1 110011
9
0 1 1 1 0 1 0 0 0 0 0 0 0 0 消隐
0 1 1 1 0 1 1 0 0 0 0 0 0 0 消隐
0 1 1 1 1 0 0 0 0 0 0 0 0 0 消隐
0 1 1 1 1 0 1 0 0 0 0 0 0 0 消隐
（3）当 VK 0 ， Vo 0V 时，或门 GA 输出为 0，封锁与门 GB， Veoc 不能通过与 门 GB，与门 GB 的输出 Vdu 为低电平， Vdu 封锁 A/D 转换器的输出锁存器，输出锁存 器仍输出原来的峰值数据。
单稳态触发器 3 脚输入信号 VK 由高电平变为低电平时，使输出脉冲 Vo 延时 1/3s 的高电平，数字锁存控制电路就能控制 A/D 转换器的输出锁存器锁存峰值数据。输 出脉冲的延时时间 Tx 1/3s 由外接部件 R T 和 Cext 的数值大小决定。
个共阴极数码管。
6、数字锁存控制电路：数字锁存控制电路时保证 A/D 转换的峰值数字被锁存在 3 1 位
2
A/D 的输出锁存器里，且当被测信号不在量程内时，超量程或欠量程信号将控制小 于峰值的数字量不能锁存。为完成峰值锁存必须掌握 MC14433 两个管脚的功能，其 中一个管脚是数字显示更新输入控制端 DU，另一个管脚是转换周期结束标志输出端 EOC。DU 功能为：当 DU 为高电平时，A/D 转换结果被送入输出锁存器内；当 DU 为低 电平时，A/D 转换器仍输出锁存器中原来的结果。EOC 的功能是：每一个 A/D 转换周 期结束时，EOC 端输出一个正脉冲。通常电路利用 EOC 端的输出控制 DU，则每次 A/D 转换结果都被输出，而峰值检测电路只允许峰值结果输出，小于峰值不输出。所以
输出电压: 2.5 V ＋/- 25 mV 输入电压范围: 4.5 V to 40 V
输出电流: 10 mA
因为输出是固定的，所以电路很简单。就是 Vin 接电源输入，GND 接底，Vout 加一 个 0.1uf-1uf 的电容就可以了。 Vout 一般用作 8～12bit 的 D/A 芯片的基准电压。
三、电路设计
1、传感器：本文不予考虑；
2、放大器：由于输出信号为 0~5mV，1mV 对应 400kg，因此选用电压增益为 400 的 差动放大电路（该电路精度高），如图 2 所示。
图 2 差动放大电路
根据公式
AU
u o1 ui
R 4 (1 2R 2 /R1 ) R3
400
，分配第一级放大器放大倍数为
（2）当 VK 由高电平变成低电平时，单稳态触发器的 3 端是下降沿触发的脉冲 展宽延时电路的输入端，在输入脉冲作用下，Vo 在 1/3s 内仍然保持高电平。在 1/3s 内 Vo 使或门 GA 输出 1，此间 EOC 的输出电平 Veoc 能通过与门 GB，Veoc 是高电平时，Vdu 也是高电平， Vdu 又可以控制 DU 端，使输出锁存器锁存峰值数据。
4、采样/保持控制电路：该电路选用比较电路，如图 4 所示。
图 4 采样/保持控制电路
比较电路将 LF398 的输入端电压与输出端电压相比较，产生一个控制信号 VK ， 用 VK 控制 LF398 的逻辑控制脚，此外 VK 还用来控制数字锁存控制电路。当 Vi VO2 时，比较器输出 VK 为高电平，使 LF398 采样；当 Vi VO2 时，比较器输出 VK 为低电 平，使 LF398 保持。图中 A4 选用 A 741 型运算放大器，二极管选用普通硅二极管 2CK11。CH
0 1 1 1 1 1 0 0 0 0 0 0 0 0 消隐
0 1 1 1 1 1 1 0 0 0 0 0 0 消隐
1 1 1 XXXX
锁?????? 存
锁存
6、LF398
引脚图
引脚符号说明：
V+:正电源电压输入引脚
调零：偏置调零引脚
IN：输入引脚
V-：负电源电压输入引脚
OUT：输出引脚
CH：保持电容引脚
电路必须设置在峰值时，EOC 的输出才能控制 DU。考虑 3 1 位 A/D 转换器转换周期为
2
1/3s，当峰值信号来到时，应允许 EOC 的输出在 1/3s 内控制 DU 端。由于采样/保持 电路能在 A/D 转换周期内保持峰值的模拟量，所以在 A/D 转换周期间峰值数据不会 受影响。经过前面的分析，确定数字锁存控制电路如图 6 所示。
南通大学电工电子实验中心 电子系统综合设计实验报告
课题名称：峰值检测系统的设计 姓 名：沈 益 学 号： 指导教师：陈 娟 实验时间：2011 年 1 月 3 日至 14 日
峰值检测系统主要由传感器、放大器、采样/保持、采样/保持控制电路、A/D 转换电路、数码显示、数字锁存控制电路组成。其关键任务是检测峰值并使之保持 稳定，且用数字显示峰值。 一、设计目的 1、掌握峰值检测系统的原理； 2、掌握峰值检测系统的设计方法； 3、掌握峰值检测系统的性能指标和调试方法。 二、设计任务及要求 1、任务：设计一个峰值检测系统；
换范围； 采样/保持：对放大后的被测模拟量进行采样，并保持峰值； 采样/保持控制电路：该电路通过控制信号实现对峰值采样，小于峰值时，保持
原峰值，大于原峰值时保持新的峰值； A/D 转换：将模拟量转换成数字量； 译码显示：完成峰值数字量的译码显示；
数字锁存控制电路：对模数转换的峰值数字量进行锁存，小于峰值的数字量不 锁存。
附录 1：系统电路原理图 附录 2：各芯片引脚排列图以及功能表 1、μA741 引脚图 1、5 号脚：偏置（调零端） 2 号脚：正相输入端 3 号脚：反向输入端 4 号脚：负电源 6 号脚：输出 7 号脚：正电源
8 号脚：空脚 2、74LS08 引脚图 功能表 3、74LS32 引脚图 功能表 4、74LS121 引脚图 引脚符号说明： Cext：外接电容端 Q：正脉冲输出端 Q---：负脉冲输出端 Rext/Cext：外接电阻/电容端 Rint：内电阻端 B：正触发输入端
A1、A2：负触发输入端
功能表
5、CD4511
引脚图
功能表
输??????? 入
输??????? 出
LE BI LI D C B A a b c d e f g X X 0 X X X X 1 111111 X 0 1 X X X X 0 000000 0 1 1 0 0 0 0 1 111110 0 1 1 0 0 0 1 0 110000 0 1 1 0 0 1 0 1 101101 0 1 1 0 0 1 1 1 111001 0 1 1 0 1 0 0 0 110011 0 1 1 0 1 0 1 1 011011 0 1 1 0 1 1 0 0 011111 0 1 1 0 1 1 1 1 110000 0 1 1 1 0 0 0 1 111111
短路保护等特点的 A 741 型运算放大器。
3、采样/保持：选用 LF398 采样保持集成电路芯片，电路如图 3 所示。
图 3 采样/保持电路
LF398 的 8 脚是采样/保持控制脚，当该脚输入高电平时，LF398 进行采样，输 入低电平时保持。采样时输入信号使采样保持电容 C H 迅速充电到 Vi 。其中 C H 可选 用电阻大、漏电小的聚苯乙烯电容，可取 CH 0.1uF 。