常用接口芯片资料
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
❖ ② 读/写控制逻辑。
❖ 读/写控制逻辑是8255内部完成读/写控制功能的部件， 它接收来自CPU的地址和控制信号，并依据这些信号，通过 内部控制逻辑向8255的各功能部件发出读/写控制命令，用 于管理数据、控制字或状态字的传送。与此部分有关的有6 根信号线：片选信号、读信号、写信号、端口选择信号A1、 A0以及RESET复位信号。
❖
❖ 从并行接口的电路结构来看，并行口有硬连线接口和可编程接口之分。
❖ 一个并行接口中包括状态信息、控制信息和数据信息
❖ ⑴ 状态寄存器
状态寄存器用来存放外设的信息，CPU通过访问这个寄存器来了解 某个外设的状态，进而控制外设的工作，以便与外设进行数据交换。
❖ ⑵ 控制寄存器
并行接口中有一个控制寄存器，CPU对外设的操作命令都寄存在控 制寄存器中。
－5－
目录 上页 下页 结束
4. 数据输出过程
数据输出过程，指的是CPU向外设输出数据。 ❖ ① 当外设从接口接收到一个数据后，接口的输出缓冲寄存
器“空”，使状态寄存的“输出数据准备好”状态位置成高 电平“1”，这表示CPU可以向外设接口输出数据，这个状态 位可供CPU查询。 ❖ ② 此时接口也可向CPU发出一个中断请求信号，同上面的 输入过程相同，CPU可以用软件查询方式，也可以用中断的 方式将CPU中的数据通过接口输出到外设中。当输出数据送 到接口的输出缓冲寄存器后，再输出到外设。 ❖ ③ 与此同时，接口向外设发送一个启动信号，启动外设接 收数据。外设接收到数据后，向接口回送一个“输出回答” 信号。 ❖ ④ 接口电路收到该信号后，自动将接口状态寄存器中的 “准备好输出”状态位重新置为高电平“1”，通知CPU可以 向外设输出下一个数据。
第7章常用接口芯片
7.1 可编程并行接口8255 7.2 可编程定时/计数器8253/8254 7.3 可编程串行接口8251 7.4 模拟I/O接口 7.5 例题解析
7.1 可编程并行接口8255
7.1.1并行通信的概念
1. 并行通信与串行通信
随着多微机系统的应用和微机网络的发展，计算机与外
部设备之间、计算机和计算机之间常常要进行数据交换，这些
控制寄存器 状态寄存器 输入缓冲寄存器
AEN 地址总线
地址 译码器
输出缓冲寄存器 CS
A0 wk.baidu.com1
输入数据
输
输入数据准备好 入
设
输入应答
备
输出数据
输
输出数据准备好 出
设
输出应答
备
－4－
目录 上页 下页 结束
3. 数据输入过程
数据输入过程，指的是外设向CPU输入数据。 ❖ ① 当外设将数据通过数据输入线送给接口时，先使状态线
－9－
目录 上页 下页 结束
⑶ 内部控制逻辑
❖ 包括A组控制部件、B组控制部件两部分。A 组控制部件控制端口A和端口C的高4位 （PC7～PC4）；B组控制部件控制端口B和 端口C的低 4位（PC3～PC0）。
数据交换可称为数据通信。数据通信方式有两种：并行通信与 串行通信。
并行通信是指数据的各位同时进行传送的通信方式，可
以字或字节为单位并行进行。并行通信速度快，但用的通信线
多、成本高，故不宜进行远距离通信。计算机内部各种总线就 是以并行方式传送数据的。
串行通信是指数据逐位顺序传送的通信方式。串行传送的
速度低，但只需要很少几根通信线，适用于长距离而速度要求 不高的场合。在网络中传送数据绝大多数采用串行方式。
－7－
目录 上页 下页 结束
⑴ 面向CPU的接口电路
❖ ① 数据总线缓冲器
❖ 数据总线缓冲器是一个三态双向的8位缓冲器，是8255 与系统数据总线的接口。与此关联的接口信号线是数据线 D7～D0,它直接与CPU数据总线相连，以实现CPU与8255 接口之间的信息传递。CPU向8255写入控制字、或从8255 中读状态信息以及所有数据的输入和输出，都需要通过数据 缓冲器进行传递。
❖ ⑶ 数据缓冲寄存器
在并行接口中还设置了输入缓冲寄存器和输出缓冲寄存器，缓冲器 是用来暂存数据。因为外设与CPU交换数据，CPU的速度远远高于外设 的速度。
－3－
目录 上页 下页 结束
一个典型的并行接口与CPU、外设的连接图
CPU 总线系统
数据总线
输出数据准备好 输入数据准备好
中断请求 复位 IOR 复IO位W
“输入数据准备好”为高电平。然后通过接口把数据接收到 输入缓冲寄存器中，同时把“输入回答”信号置成高电平 “1”，并发给外设。 ❖ ② 外设接到回答信号后，将撤消“输入数据准备好”的信号。 当接口收到数据后，会在状态寄存器中设置“准备好输入” 状态位，以便CPU对其进行查询。 ❖ ③ 接口向CPU发出一个中断请求信号，这样CPU可以用软件 查询方式，也可以用中断的方式将接口中的数据输入到CPU 中。 ❖ ④ CPU在接收到数据后，将“准备好输入”的状态位自动清 除，并使数据总线处于高阻状态。准备外设向CPU输入下一 个数据。
－8－
目录 上页 下页 结束
⑵ 面向外设的接口电路
❖ ❖ ❖
端 端 端AB仅 AB组 组 组 组口 口 口支， ， 控 控ABC持支 支 制 制：：：工端端端持 持 高 低PPP作常 常 可 分 控口口口ABC工工44方位 位作 作 作 两 制ABC000作作式～ ～ ～：PP： ：数数数个最方方CC0PPP4据据据灵PPP40式式位ABC～～CAB、端端活00777000，PP、、状，口口～～ ～CC每11态，最73PPP、位和功难CAB2可777控能掌独制最握立端强操口大作
－2－
目录 上页 下页 结束
2. 并行接口
❖ 无论是并行通信还是串行通信，就其I/O接口与CPU之间的通信而言， 均是以并行通信方式传送数据的。
❖ 并行通信由并行接口完成，它以字节（或字）为单位与I/O设备或被控对 象进行数据交换，以同步方式传输。如打印机接口，A/D、D/A转换器 接口，IEEE488接口，开关量接口，控制设备接口等。
－6－
目录 上页 下页 结束
7.1.2 8255外部引脚及内部结构
A组
1. 8255内部结构 控制
A组 端口A
PA0～PA7
D0～D7
数据 总线 缓冲器
内部数据线
RD
WR
A0 A1 CS
RESET
读写 控制 逻辑
B组 控制
内部控制线
A组 端口C 上部
B组 端口B
B组 端口C 下部
PC4～PC7 PB0～PB7 PC0～PC3
❖ 读/写控制逻辑是8255内部完成读/写控制功能的部件， 它接收来自CPU的地址和控制信号，并依据这些信号，通过 内部控制逻辑向8255的各功能部件发出读/写控制命令，用 于管理数据、控制字或状态字的传送。与此部分有关的有6 根信号线：片选信号、读信号、写信号、端口选择信号A1、 A0以及RESET复位信号。
❖
❖ 从并行接口的电路结构来看，并行口有硬连线接口和可编程接口之分。
❖ 一个并行接口中包括状态信息、控制信息和数据信息
❖ ⑴ 状态寄存器
状态寄存器用来存放外设的信息，CPU通过访问这个寄存器来了解 某个外设的状态，进而控制外设的工作，以便与外设进行数据交换。
❖ ⑵ 控制寄存器
并行接口中有一个控制寄存器，CPU对外设的操作命令都寄存在控 制寄存器中。
－5－
目录 上页 下页 结束
4. 数据输出过程
数据输出过程，指的是CPU向外设输出数据。 ❖ ① 当外设从接口接收到一个数据后，接口的输出缓冲寄存
器“空”，使状态寄存的“输出数据准备好”状态位置成高 电平“1”，这表示CPU可以向外设接口输出数据，这个状态 位可供CPU查询。 ❖ ② 此时接口也可向CPU发出一个中断请求信号，同上面的 输入过程相同，CPU可以用软件查询方式，也可以用中断的 方式将CPU中的数据通过接口输出到外设中。当输出数据送 到接口的输出缓冲寄存器后，再输出到外设。 ❖ ③ 与此同时，接口向外设发送一个启动信号，启动外设接 收数据。外设接收到数据后，向接口回送一个“输出回答” 信号。 ❖ ④ 接口电路收到该信号后，自动将接口状态寄存器中的 “准备好输出”状态位重新置为高电平“1”，通知CPU可以 向外设输出下一个数据。
第7章常用接口芯片
7.1 可编程并行接口8255 7.2 可编程定时/计数器8253/8254 7.3 可编程串行接口8251 7.4 模拟I/O接口 7.5 例题解析
7.1 可编程并行接口8255
7.1.1并行通信的概念
1. 并行通信与串行通信
随着多微机系统的应用和微机网络的发展，计算机与外
部设备之间、计算机和计算机之间常常要进行数据交换，这些
控制寄存器 状态寄存器 输入缓冲寄存器
AEN 地址总线
地址 译码器
输出缓冲寄存器 CS
A0 wk.baidu.com1
输入数据
输
输入数据准备好 入
设
输入应答
备
输出数据
输
输出数据准备好 出
设
输出应答
备
－4－
目录 上页 下页 结束
3. 数据输入过程
数据输入过程，指的是外设向CPU输入数据。 ❖ ① 当外设将数据通过数据输入线送给接口时，先使状态线
－9－
目录 上页 下页 结束
⑶ 内部控制逻辑
❖ 包括A组控制部件、B组控制部件两部分。A 组控制部件控制端口A和端口C的高4位 （PC7～PC4）；B组控制部件控制端口B和 端口C的低 4位（PC3～PC0）。
数据交换可称为数据通信。数据通信方式有两种：并行通信与 串行通信。
并行通信是指数据的各位同时进行传送的通信方式，可
以字或字节为单位并行进行。并行通信速度快，但用的通信线
多、成本高，故不宜进行远距离通信。计算机内部各种总线就 是以并行方式传送数据的。
串行通信是指数据逐位顺序传送的通信方式。串行传送的
速度低，但只需要很少几根通信线，适用于长距离而速度要求 不高的场合。在网络中传送数据绝大多数采用串行方式。
－7－
目录 上页 下页 结束
⑴ 面向CPU的接口电路
❖ ① 数据总线缓冲器
❖ 数据总线缓冲器是一个三态双向的8位缓冲器，是8255 与系统数据总线的接口。与此关联的接口信号线是数据线 D7～D0,它直接与CPU数据总线相连，以实现CPU与8255 接口之间的信息传递。CPU向8255写入控制字、或从8255 中读状态信息以及所有数据的输入和输出，都需要通过数据 缓冲器进行传递。
❖ ⑶ 数据缓冲寄存器
在并行接口中还设置了输入缓冲寄存器和输出缓冲寄存器，缓冲器 是用来暂存数据。因为外设与CPU交换数据，CPU的速度远远高于外设 的速度。
－3－
目录 上页 下页 结束
一个典型的并行接口与CPU、外设的连接图
CPU 总线系统
数据总线
输出数据准备好 输入数据准备好
中断请求 复位 IOR 复IO位W
“输入数据准备好”为高电平。然后通过接口把数据接收到 输入缓冲寄存器中，同时把“输入回答”信号置成高电平 “1”，并发给外设。 ❖ ② 外设接到回答信号后，将撤消“输入数据准备好”的信号。 当接口收到数据后，会在状态寄存器中设置“准备好输入” 状态位，以便CPU对其进行查询。 ❖ ③ 接口向CPU发出一个中断请求信号，这样CPU可以用软件 查询方式，也可以用中断的方式将接口中的数据输入到CPU 中。 ❖ ④ CPU在接收到数据后，将“准备好输入”的状态位自动清 除，并使数据总线处于高阻状态。准备外设向CPU输入下一 个数据。
－8－
目录 上页 下页 结束
⑵ 面向外设的接口电路
❖ ❖ ❖
端 端 端AB仅 AB组 组 组 组口 口 口支， ， 控 控ABC持支 支 制 制：：：工端端端持 持 高 低PPP作常 常 可 分 控口口口ABC工工44方位 位作 作 作 两 制ABC000作作式～ ～ ～：PP： ：数数数个最方方CC0PPP4据据据灵PPP40式式位ABC～～CAB、端端活00777000，PP、、状，口口～～ ～CC每11态，最73PPP、位和功难CAB2可777控能掌独制最握立端强操口大作
－2－
目录 上页 下页 结束
2. 并行接口
❖ 无论是并行通信还是串行通信，就其I/O接口与CPU之间的通信而言， 均是以并行通信方式传送数据的。
❖ 并行通信由并行接口完成，它以字节（或字）为单位与I/O设备或被控对 象进行数据交换，以同步方式传输。如打印机接口，A/D、D/A转换器 接口，IEEE488接口，开关量接口，控制设备接口等。
－6－
目录 上页 下页 结束
7.1.2 8255外部引脚及内部结构
A组
1. 8255内部结构 控制
A组 端口A
PA0～PA7
D0～D7
数据 总线 缓冲器
内部数据线
RD
WR
A0 A1 CS
RESET
读写 控制 逻辑
B组 控制
内部控制线
A组 端口C 上部
B组 端口B
B组 端口C 下部
PC4～PC7 PB0～PB7 PC0～PC3