光波导技术基础

11
有杂质补偿的情况下，电阻率由有效杂质浓度（NAND）或（ND-NA）决定; 总的杂质浓度NI=NA+ND对材料的电阻率产生影响; 杂质浓度很大时，杂质对载流子的散射作用会大大降低 其迁移率。 例如，硅中Ⅲ、Ⅴ族杂质，当N＞1016cm-3时，对室温 迁移率就有显著的影响。
12
13
3.杂质对非平衡载流子寿命的影响 半导体材料中的杂质和缺陷，对非平衡载流子寿命有 重要影响。 例如，硅中的金，有Ec-0.54eV（受主）和Ev+0.35eV （施主）两个能级。 Ec
多晶料开始熔化到开始拉晶的时间为ti，则拉晶开 始时，熔体中的杂质浓度为
0 RAC EA EA CL (ti ) C0 exp( ti ) [1 exp( ti )] LAS EA LAS
29
第二阶段拉晶过程。
影响晶体中杂质分布的因素：杂质分凝、杂质蒸发和 坩埚沾污。
如拉出的单晶长为xL，根据（4-11）式，可把（4-12） 式写成
2
Ⅰ副族元素金有三个受主能级和一个施主能级。 多重能级的作用与温度及材料中存在的其它杂质的类型 和浓度等有关系。 金在锗中的行为为例说明多重能级特性： 金是周期表中ⅠB族的元素； 掺入锗中处于替代锗原子的位置； 接受第一、二、三个电子所需的能量分别为Ev+0.15eV， Ec-0.20eV和Ec-0.04eV； 金原子外层 有一个电子，可以受激到导带成为自由电 子，产生一个施主能级Ev+0.05eV。
16
Байду номын сангаас
§4-2-1 直拉硅单晶中杂质的掺入 一、掺杂量的计算 1. 只考虑杂质分凝 直拉法生长单晶过程（ 正常凝固过程），材料很纯，材 料的电阻率与杂质浓度CS有关系

1 C S e
(4-3)
：电子（或空穴）迁移率。
正常凝固的杂质分布为
Cs KC0 (1 g) (1K )
17
拉出单晶的某一位置g处的电阻率与原熔体中杂质 浓度C0的关系：
d
Si中的Au杂质能级
实验表明: 两个复合中心俘获电子、空穴的能力不同。
P型硅，寿命与Ev+0.35eV（施主能级）上俘获电子的能力 有关，俘获系数r-=6.3×10-8cm3/s。
N型硅，寿命与Ec-0.54eV受主能级俘获空穴的能力有关， 俘获系数r+=1.15×10-7cm3/s。 r+＞r-，受主能级俘获空穴能力比施主能级俘获电子能力大。
4
EC Ec-0.04eV Ec-0.20eV
Au
3
Au
2
Ev+0.15eV Ev+0.05eV Ge中的Au杂质能级
Au
EV

Au
5
⑵NAu＜NAs＜2NAu，砷能级上的电子填满金的第一 受主能级后并开始部分填充金的第二受主能级。
升温时，第二受主能级上的电子激发到导带的能 量比价带电子激发到第二受主能级的能量小。 热激发会使第二受主能级中部分填充的电子激发 到导带中去，材料呈现N型。
27
当x=0，V=LAS，故
dCL EA ( ) 蒸发 CL dt LAS
两个因素加起来，熔体中杂质浓度的改变为
0 RAC EA dCL dCL dCL ( ) 沾污 ( ) 蒸发 CL dt dt dt LAS LAS
28
t=0，CL=Co，上式解为
0 RAC EA EA CL C0 exp( t) [1 exp( t )] LAS EA LAS
a 硅中掺入N型杂质（如磷）时，浅 施主杂质将金受主能级全部填充， 生成Au-1离子，它使价带中空穴激 发到此能级上与电子复合。 P型硅中，施主能级Ev+0.35eV上 的电子与浅受主杂质发生补偿，生 成Au+，Au+将强烈地吸引导带中的 电子下落重新填充，从而产生复合 作用。
14
Ec-0.54eV Ev+0.35eV Ev
RA C ( x) dCL (1 x)( ) 沾污 dx fAs
f：拉速。 晶体生长过程中熔体不断减少，故晶体和石英坩埚 的接触面积Ac不再是常数，而是x的函数。
30
杂质蒸发
dCL EA (1 x)( ) 蒸发 CL dx fAS
杂质分凝
dCL (1 x)( ) 分凝 1 K）C L （ dx
⑷NAs＞3NAu，所有金的三个受主能级都填充了电 子，剩余的砷浅施主能级上的电子被激发到导带中 去，材料亦呈现N型。
6
2.当锗中有P型浅受主杂质（如镓）时，金的施主能级 起补偿作用，有两种情况： ⑴ 0＜NGa＜NAu，金的施主能级给出电子填充镓的受 主能级，全部填满后还有一部分电子在金的施主能级 上。 低温时，价带中一部分电子激发填充到金因补偿而 空出的能级中，使材料呈P型。 高温时价带中激发的电子除了填充金的施主能级外， 还填充金的第一受主能级，材料仍然为P型。
3
金的各能级电子分布状态与材料中存在的其它杂质的种 类和数量及温度有关。 1.锗中掺有N型浅施主杂质（如砷）时，金的受主能级起 补偿作用，有几种情况：
⑴ 0＜NAs＜NAu（NAs、NAu分别代表砷浓度和金浓度）时， 砷能级电子全部落入金的第一受主能级上但还不能填满 它。
温度 ，价带中的电子受热激发填充此受主能级，材料 呈现P型。
7
⑵NGa＞NAu，金原子施主能级上的电子全部落入镓 的能级上，补偿后，余下的镓能级上的空穴激发到 价带上，材料仍是P型。
金在硅中有两个能级，一个是Ec-0.54eV（受主）， 另一个是Ev+0.35eV（施主）。
a d
Ec-0.54eV
Ev+0.35eV
过渡金属Mn、Fe、Co、Ni原子，外层只有两个4s电 子，行为与双重受主相似。次外层没填满的d壳层不 起作用。
ti：熔化时间；K：杂质分凝系数。
25
2.同时考虑杂质蒸发和坩埚污染
拉晶过程分两个阶段： a.拉晶前的化料; b.拉晶。 假定熔体表面积AC不变，拉出的晶体截面积为AS，且 坩埚为圆筒形，熔体体积
L x As
V(x)=LAS(1-x) L: 最后拉出的单晶长度；x：已拉出单晶长占单晶长度L 的分数。
M 合金 d 合金 Cm W锗 M 合金 d锗 C0
因为d合金≈d锗，W锗+M合金≈W锗（M合金很小），所以
M 合金 C0W锗 Cm W锗 1 Ke (1 g) (1 K ) Cm
21
母合金可以是单晶（或多晶）； 测量单晶电阻率后，将电阻率曲线较平直部分依次 切成0.35~0.40mm 厚的片，再测其电阻率； 清洗后编组包装。 母合金中杂质的含量用母合金浓度(cm-3)表示, 大小可 通过试拉单晶头部电阻率求出。公式为
26
第一阶段, 坩埚沾污引起熔体中杂质变化
dCL RAc ( ) 沾污 dt V
x=0, V=LAS，Ac改用Ac0，上式改写成
RA 0 dCL c ( ) 沾污 dt LAs
杂质蒸发引起熔体中杂质变化为
dCL EA ( ) 蒸发 CL dt V（x）
蒸发面积
E：蒸发常数，负号表示蒸发使熔体中杂质浓度减少。
第四章 硅、锗晶体中的杂质和缺陷 半导体材料中的杂质和缺陷对其性质具有重要影响。 4-1 硅、锗晶体中杂质的性质 4-1-1 杂质能级 杂质对硅、锗电学性质的影响与杂质的类型和能级在禁带 中的位置等有关。 硅.、锗的杂质大致可分为两类： 1. 周期表中Ⅲ族或Ⅴ族杂质。 特点：电离能低，对材料的电导率影响大，起受主或施主 作用。
dCL RAc ( ) 沾污 dt V
(4-9)
Ac：熔硅与坩埚的接触面积；R：坩埚的沾污率，V： 熔体体积。
24
拉晶过程分两个阶段： a.材料熔化到开始拉晶之前。 忽略杂质蒸发，由坩埚引入的杂质
b.拉晶过程。
RAc CL ti C0 V
单晶头部处引入的杂质浓度
(C S ) g 0 RAc K( ti C0 ) V

1 eKC0 (1 g) (1K )
拉w克锗，所需加入的杂质量m为
wA 1 wA m C0 dN0 eK(1 g) (1K ) dN0
d：锗的密度；NO：阿佛加德罗数；A：杂质的摩 尔质量；K：杂质的分凝系数。
18
计算时取g=1/2。对K＜1的杂质，常取g=0。
例1 欲拉制g=1/2处，=1· cm的N型锗单晶50g，所 用的锗为本征纯度的，问要掺入杂质砷多少？ 已知：KAs=0.04，AAs=74.9gmol-1，=4000cm2/V· s， N0=6.02×1023mol-1。 应用公式可求出C0和m， C0≈2×1016cm-3 m≈0.025mg
19
掺杂量很小，天平称量时将产生较大的误差。
除拉制重掺杂单晶体外，一般都是把杂质和锗 （硅）先做成合金，称为母合金，然后再掺入。

常用的母合金有P-Si，B-Si，Ge-Sb，Ge-Ga等合金。
20
例2 有锗W(g)，拉制g处电阻率为 的单晶，应加 入杂质浓度为Cm的母合金量为多少？ 杂质在母合金中的总数与在锗熔体中总数不变， 得
8
Ⅳ族C、Si、Sn原子在锗中处在替代位置，既不起施 主又不起受主作用，称电中性杂质。 锂在锗中占间隙位置，可给出一个电子而呈现施主性 质。氢在锗中也占间隙位置，氧也有一部分是间隙的， 但一般不电离不影响材料的电性质。 Ⅲ、Ⅳ、Ⅴ族杂质原子在硅中的作用与在锗中相似， 但某些杂质的性质则与在锗中不同。 例如，铜和金显示出一个受主能级和一个施主能级。 锰和铁是施主而不像在锗中那样是一个受主，并且扩 散系数大。 氧在硅中浓度可达很高，室温下呈电中性；加热时与 硅形成一系列络合物，放出电子起施主作用。
9
§4-1-2 杂质对材料性能的影响 1.杂质对材料导电类型的影响 材料中共存施主和受主杂质时，它们将相互补偿，材料 的导电类型取决于占优势的杂质。 例如，锗、硅材料中， Ⅲ族杂质元素在数量上占优势时，材料呈现P型； Ⅴ族元素占优势时呈现N型； 材料中N型杂质和P型杂质的数量接近，材料呈现弱N 型或弱P型。 一些离子半导体材料，如大多数Ⅱ-Ⅵ族化合物，晶体 中的缺陷能级对半导体的导电类型起支配作用。
1 p r N t
复合中心密度
1 n r N t
结论：掺金量相同时，N型硅比P型硅寿命下降的更快些。
15
§4-2
硅、锗晶体的掺杂
半导体材料的电学参数是用掺杂的方法来控制的。 拉晶过程中掺杂方法： （a）杂质与纯材料一起在坩埚里熔化；（b）向已熔 化的材料中加入杂质。 影响单晶内杂质数量及分布的因素：①原料中的杂质 种类和含量，②杂质的分凝效应，③杂质的蒸发效应， ④生长过程中坩埚或系统内杂质的沾污，⑤加入的杂 质量。
试拉单晶重×单晶头部浓度＝掺杂母合金量×母合金浓度×K
单晶头部浓度由ρ-N曲线查得，K为杂质的分凝系数。
22
例3. 硅多晶300g，掺P-Si母合金0.2g，拉单晶头部电阻 率为1.0Ω·cm（相应掺杂浓度为5.2×1015cm-3），则母 合金浓度为 （300+0.2）×5.2×1015=0.2×0.35×Cm
10
2.杂质对材料电阻率的影响 半导体材料的电阻率与载流子密度和载流子的迁移率有关。 存在多种杂质，电阻率与杂质浓度的关系近似表示为
1 ( N A N D )e P
1 ( N D N A )e n
NA、ND：材料中受主和施主的 浓度；e：电子、空穴所带电量； p、 n：空穴、电子的迁移率。
Cm=300.2×5.2×1015/0.07=2.2×1019cm-3
计算认为迁移率为常数，电阻率较高时成立。 拉重掺单晶，杂质的散射增大，应考虑迁移率随电阻 率的变化。
23
2. 考虑坩埚污染及蒸发 (1)坩埚污染 拉硅单晶时，熔硅能与石英坩埚反应，把石英坩埚所 含的杂质带入熔硅中。 dt时间内由坩埚沾污而导致熔体内杂质数量的增加为
1
2. 周期表中除Ⅲ族和Ⅴ族以外的杂质(如Ⅰ副族和过 渡金属元素)。 特点：电离能大，对材料的导电性质影响小，主要起 复合中心或陷阱的作用。 杂质在硅、锗中的能级与它的原子构造、在晶格 中所占的位置有关。 如：Ⅲ族和Ⅴ族杂质在锗中占替代式晶格位置，电离 后，可提供一个受主或施主能级； Ⅱ族的Zn或Cd杂质原子进入锗中, 居替代作用，电离 后，可提供两个受主能级。