FPGA设计方法汇总

Βιβλιοθήκη Baidu（6）时序分析
优化工具： Design Space Explorer Timing Optimization Adviser 仿真工具：Waveform Editor Modelsim
NEXT
9
（7）在系统测试
（1）设计规范
系统中所处的位置及功能 内部功能框图 资源估计 时序估计 接口描述 A、硬件：连接关系，功耗，I/O引脚的描述（驱动 能力、电平等） B、软件：操作方法，时序配合 测试项目
（5）布局布线
优化设计：Design Space Explorer Resource Optimization Adviser 手动工具：Chip Editor， Timimg Closure Floorplan 分析工具：Early Timing Estimate Timing Analyzer Tool
（5）其他硬件资源：如硬件乘法 器、专用接口等
NEXT
4
（1）可编程输入/输出单元
1、适应不同的电气标准 2、可调整驱动电流大小 3、可以改变上、下拉电阻
4、在高速接口设计时的输入 输出时序配置
BACK
5
（2）逻辑单元LE
（1）四输入查找表 （2）触发器
BACK
6
（3）全局时钟网络
1、专用时钟管脚 驱 动
BACK
29
（4）流水线操作
BACK
30
（5）数据接口同步化


1.同步电路比较容易使用寄存器的异步复位/置位 端，以使整个电路有一个确定的初始状态； 2.在可编程逻辑器件中，使用同步电路可以避免 器件受温度，电压，工艺的影响，易于消除电路 的毛刺，使设计更可靠，单板更稳定； 3.同步电路可以很容易地组织流水线，提高芯片 的运行速度，设计容易实现；
FPGA厂家工具
下载/编程文件
HDL网表 （netlist）
SDF文件 （标准延时格式）
BACK
18
Assignment Editor
BACK
19
Design Space Explorer
BACK
20
Chip Editor
BACK
21
Timimg Closure Floorplan
BACK
22
31
不同步的风险
32
双触发器同步器
33
快时钟域信号到慢时钟域信号传输 失败
34
快时钟域信号到慢时钟域信号同步
上图
下图
35
多控制信号下数据交换失败
36
多控制信号同步方法
37
BACK
15
（4）逻辑综合
RTL代码 调用模块的 黑盒子接口 设置综合目标 和约束条件
逻辑综合器
EDIF网表 （netlist）
HDL网表 （netlist）
BACK
16
Technology Map Viewer
BACK
17
（5）布局布线
逻辑综合器 EDIF网表 （netlist） 调用模块的 综合模型 设置布局布线 约束条件
（6）时序分析
测试数据 FPGA厂家工具
HDL网表 （netlist）
SDF文件 （标准延时格式）
FPGA基本单 元仿真模型
测试程序 （test bench）
逻辑仿真器
BACK
23
Timing Analyzer Tool
BACK
24
Waveform Editor&Modelsim
BACK
25
四、五大设计思想
2、给所有的内部组 件提供时钟源 ，保 证足够驱动能力和最 小时钟偏移
BACK
7
（4）M4K RAM
支持以下特性： ■ 4,608 RAM bits ■ 250 MHz 执行频率 ■ 真双口存储器 ■ 普通双口存储器 ■ 单口存储器 ■ 字节使能 ■ 奇偶校验位 ■ 移位寄存器 ■ FIFO 缓冲 ■ ROM ■ 混合时钟模式 BACK
（1）Top-down结构化 （2）乒乓操作 （3）串并转换 （4）流水线操作 （5）数据接口同步化
NEXT
26
（1）Top-down结构化
design
系统级设计
dev src core lib sim （器件文件） （源代码） （功能核） （原始库） （仿真）
doc (过程文档)
模 块Ａ
模 块Ｂ

BACK
10
Block&Symbol Editor
BACK
11
Text Editor(VHDL,Verilog)
BACK
12
RTL Viewer
BACK
13
State Machine
BACK
14
（3）功能仿真
调用模块的 行为仿真模型
RTL代码
测试程序 （test bench）
测试数据
逻辑仿真器
（1）无需投片生产，即可得到芯片 （2）可做ASIC的中试样片 （3）有丰富的触发器和I／O引脚 （4）设计周期最短、开发费用最低、风险最小 （5）采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容
3
二、Cyclone芯片结构
（1）可编程输入/输出单元 （2）逻辑阵列由LABs组成 ，10 个LE组成一个LAB （3）锁相环PLL 全局时钟网络 （4）M4K RAM
8
三、FPGA设计流程
（1）设计规范 输入工具：Block&Symbol Editor ,Text Editor(VHDL,Verilog) 辅助分析工具：RTL Viewer， State Machine （2）设计输入
（3）功能仿真
（4）逻辑综合
Technology Map Viewer 管脚约束：Pin planner, Assignment Editor
模 块 C
funcsim parsim （功能仿真） （功能仿真）
模 块Ａ１ 模 块Ａ２ 模 块Ａ３ 模 块Ｂ１ 模 块Ｂ２ 模 块Ｃ１ 模 块Ｃ２
TOP_DOWN设计思想
BACK
27
（2）乒乓操作
BACK
28
（3）串并转换
通过 DPRAM 实现数据流的串并转换， 而且由于使用了 DPRAM ，数据的缓冲区可 以开得很大，对于数量比较小的设计可以采用 寄存器完成串并转换。是面积与速度互换原则 的体现！
FPGA设计方法
刘志凯 2008年8月
培训目标
了解FPGA的基本概念和特点 Cyclone器件的结构 了解FPGA的设计流程 理解FPGA的五大设计思想 了解如何设计最佳的状态机 了解FPGA设计的安全性

2
一、FPGA概念及特点


FPGA 是英文Field Programmable Gate Array的缩写，即现场 可编程门阵列。 特点