《_计算机组成与系统结构》考试试卷

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

一.填空题(填空每空1分,共10分;选择填空每空2分,共20分) 1.计算机系统中的存贮器系统是指___D___。

A RAM存贮器

B ROM存贮器

C 主存贮器

D cache、主存贮器和外存贮器

2.某机字长32位,其中1位符号位,31位表示尾数。若用定点小数表示,则最大正小数为___B___。

A +(1 – 2-32)

B +(1 – 2-31)

C 2-32

D 2-31

3.算术/ 逻辑运算单元74181ALU可完成___C___。

A 16种算术运算功能

B 16种逻辑运算功能

C 16种算术运算功能和16种逻辑运算功能

D 4位乘法运算和除法运算功能

4.存储单元是指___B___。

A 存放一个二进制信息位的存贮元

B 存放一个机器字的所有存贮元集合

C 存放一个字节的所有存贮元集合

D 存放两个字节的所有存贮元集合;

5.相联存贮器是按___C___进行寻址的存贮器。

A 地址方式

B 堆栈方式

C 内容指定方式

D 地址方式与堆栈方式

6.变址寻址方式中,操作数的有效地址等于___C___。

A 基值寄存器内容加上形式地址(位移量)

B 堆栈指示器内容加上形式地址(位移量)

C 变址寄存器内容加上形式地址(位移量)

D 程序记数器内容加上形式地址(位移量)

7.以下叙述中正确描述的句子是:___D___。

A 同一个CPU周期中,可以并行执行的微操作叫相容性微操作

B 同一个CPU周期中,不可以并行执行的微操作叫相容性微操作

C 同一个CPU周期中,可以并行执行的微操作叫相斥性微操作

D 同一个CPU周期中,不可以并行执行的微操作叫相斥性微操作

8.计算机使用总线结构的主要优点是便于实现积木化,同时___C___。

A 减少了信息传输量

B 提高了信息传输的速度

C 减少了信息传输线的条数

D 加重了CPU的工作量

9.带有处理器的设备一般称为___A___设备。

A 智能化

B 交互式

C 远程通信

D 过程控制

10.某中断系统中,每抽取一个输入数据就要中断CPU一次,中断处理程序接收取样的数

据,并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面,缓冲区内每存储N

个数据,主程序就将其取出进行处理,这种处理需要Y秒,因此该系统可以跟踪到每

秒___A___次中断请求。

A.N / (NX + Y) B. N / (X + Y)N C .min[1 / X ,1 / Y] D. max[1 / X ,1 / Y]

1.存储___ 程序___并按___地址___顺序执行,这是___冯·诺依曼___型计算机的工作原理。

2.移码表示法主要用于表示___浮点___数的阶码E,以利于比较两个___指数___的大小和___对阶___操作。

3.闪速存储器能提供高性能、低功耗、高可靠性及___瞬时启动___能力,为现有的___存储器___体系结构带来巨大变化,因此作为___固态盘___用于便携式电脑中。

4.微程序设计技术是利用___软件___方法设计___操作控制___的一门技术。具有规整性、可维护性、___灵活性___等一系列优点。

5.衡量总线性能的重要指标是___总线带宽___,它定义为总线本身所能达到的最高___传输速率___。PCI总线的带宽可达___264MB / S___。

6. 在计算机术语中,将运算器、控制器、cache合在一起,称为___CPU___,而将

___CPU___和存储器合在一起,成为___主机___。

7. 半导体SRAM靠___触发器___存贮信息,半导体DRAM则是靠___栅极电容___存贮信息。

8. CPU ___存储器___取出一条指令并执行这条指令的时间和称为___指令周期

___。由于各种指令的操作功能不同,各种指令的指令周期是___不相同的___。

9. 总线是构成计算机系统的___互连机构___,是多个___系统功能___部件之间

进行数据传送的___公共___通道。

10. DMA控制器按其___组成___结构,分为___选择___型和___多路___型两种。

二.判断题(每小题1分,共10分)

1、存储单元是存放一个二进制信息的存贮元。×

2、集中式总线控制中,定时查询方式的响应速度最快。×

3、主程序运行时何时转向为外设服务的中断服务程序是预先安排好的。×

4、时序电路用来产生各种时序信号,以保证整个计算机协调地工作。√

5、采用下址字段法控制微程序执行顺序的微程序控制器中,一定要有微程序计数器。×

6、引入虚拟存储系统的目的是提高存储速度。×

7、DMA方式进行外设与主机交换信息时,不需要向主机发出中断请求。×

8、CPU以外的设备都称外部设备。×

9、第三代计算机所用的基本器件是晶体管。×

10、CPU访问存储器的时间是由存储器的容量决定的,存储容量与越大,访问存储器所需的时间越长。×

三.简答题(每小题5分,共15分)

1、与程序中断控制方式相比DMA控制方式有何特点?

答:速度快。响应快、优先级高、处理快、无须现场保护和现场的恢复。但是应用范围没有程序中断控制方式广。

2、微程序控制的基本思想是:把指令执行所需要的所有控制信号存放在控制存储器中,需要时从这个存储器中读取,即把操作控制信号编成微指令,存放在控制存储器中。一条机器指令的功能通常用许多条微指令组成的序列来实现,这个微指令序列称为微程序。微指令在控制存储器中的存储位置称为微地址。

3、中断接口一般包含哪些基本组成?简要说明它们的作用。

答:①地址译码。选取接口中有关寄存器,也就是选择了I/O设备;

②命令字/状态字寄存器。供CPU输出控制命令,调回接口与设备的状态信息;

③数据缓存。提供数据缓冲,实现速度匹配;

④控制逻辑。如中断控制逻辑、与设备特性相关的控制逻辑等。

四.计算题(每小题10分,共20分)

1、CPU执行一段程序时,cache完成存取的次数为5000次,主存完成存取的次数

为200次。已知cache存取周期为40ns,主存存取周期为160ns。求:

1.Cache 命中率H。

2.Cache/主存系统的访问效率e。

3.平均访问时间Ta。

解:①命中率 H = Nc/(Nc+Nm) = 5000/(5000+2000)=5000/5200=0.96

②主存慢于cache的倍率 R = Tm/Tc=160ns/40ns=4

访问效率:

e=1/[r+(1-r)H]=1/[4+(1-4)×0.96]

相关文档
最新文档