数字电路与逻辑设计试题及答案试卷a)
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
《数字集成电路基础》试题 A
(考试时间:120分钟)
班级: 姓名: 学号: 成绩:
一、填空题(共20分)
1. 数字信号的特点是在 上和 上都是断续变化的,其高电平和低电平常用 和 来表示。
2. 常用的BCD 码有 、 、 等,常用的可靠性代码有 、 等。
3. 将十进制数45转换成8421码可得 。
4. 同步RS 触发器的特性方程为Q n+1=__________;约束方程为 。
5. 数字电路按照是否有记忆功能通常可分为两类: 、 。
6. 当数据选择器的数据输入端的个数为8时,则其地址码选择端应有 位。 7.能将模拟信号转换成数字信号的电路,称为 ;而将能把数字信号转换成模拟信号的电路称为 。
8.时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。
9. 两片中规模集成电路10进制计数器串联后,最大计数容量为 位。 二、单项选择题(共 20分)
1. 对于四位二进制译码器,其相应的输出端共有 。
A . 4个 B. 16个 C. 8个 D. 10个 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为 。
A . J=0,K=0 B. J=0,K=1 C. J=1,K=0 D. J=1,K=1 3. 图2.1所示是 触发器的状态图。
A. SR
B. D
C. T
D. T ˊ
4.在下列逻辑电路中,不是组合逻辑电路的有 。
图2.1
A.译码器
B.编码器
C.全加器
D.寄存器
5.欲使D触发器按Q n+1=Q n工作,应使输入D= 。
A. 0
B. 1
C. Q
D. Q
6.多谐振荡器可产生。
A.正弦波
B.矩形脉冲
C.三角波
D.锯齿波
7. N个触发器可以构成最大计数长度(进制数)为的计数器。
A.N
B.2N
C.N2
D.2N
8.随机存取存储器具有功能。
A.读/写
B.无读/写
C.只读
D.只写
9.只读存储器ROM中的内容,当电源断掉后又接通,存储器中的内容。
A.全部改变
B.全部为0
C.不可预料
D.保持不变
10. 555定时器构成施密特触发器时,其回差电压为。
A.VCC B. 1/2VCC C. 2/3VCC D. 1/3VCC
三、设计题 (共20分)
1、有一水箱由大、小两台水泵M
L 和M
S
供水,如图3.1所示,箱中设置了3
个水位检测元件A、B、C。水面低于检测元件时,检测元件给出高电平;水面高于检测元件时,检测元件给出低电平。现要求当水位超过C点时水泵停止工作;水位
低于C点而高于B点时M
S 单独工作;水位低于B点而高于A点时M
L
单独工作;水位
低于A点时M
L 和M
S
同时工作。试用门电路设计一个控制两台水泵的逻辑电路,要求
电路尽量简单。
图3.1
四、简答题(共10分)
555
C 1和C 2的比较电压分别为cc V 3
2和cc V 3
1
。问:
(1)当v I1>cc V 32,v I2>cc V 3
1时,比较器 C 1输出低电平,C 2输出高电平,基本RS 触发器 (置0\置1\状态不变),放电三极管T 导通,输出端v O 为低电平。
(2)当v I1 1时,比较器 C 1输出高电平,C 2输出低电平,基本RS 触发器 (置0\置1\状态不变),放电三极管T 截止,输出端v O 为高电平。 (3)当v I1 1时,比较器 C 1输出 ,C 2输出 ,即基本触发器 (置0\置1\状态不变),电路亦保持原状态不变。 五、分析作图题(共30分) 1、设主从JK 触发器的初始状态为0,触发器的触发翻转发生在时钟脉冲的 下降沿,已知输入J 、K 的波形图如图5.1,(1)写出JK 触发器的特性方程式;(2)画出输出Q 的波形图。(10%) CP J K Q 1 2 3 4 5 6 图 5.1 v v v I1 O O v ,1 26584 3 7 O v ,v I2 v I1 v v IC V CC v O 555(b) D R 2、74161集成计数器功能真值表如表5.1所示,其惯用符号如图5.2所示,(1)利用反馈复位法将其构成十进制计数器;(2)利用反馈预置法将其构成8进制计数器。(20%) 表5.1 图5.2 《数字集成电路基础》试题A 评分标准 一、填空题(每空1分,共20分) 1、时间;数值;0;1 2、8421BCD ;5421BCD ;余3码;格雷码;奇偶校验码 3、01000101 4、n Q R S +;0=∙S R 5、组合逻辑电路;时序逻辑电路 6、3位 7、A/D ;D/A 8、同步;异步 9、100 二、单项选择题(每题2分,共 20分) 三、设计题 (共20分) 解:一、列出满足逻辑要求的真值表并化简(化简方法可多种自选) 化简得 C B A M S += B M L = 二、作出逻辑电路图 s L