单片机的内部结构及工作原理讲解
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
图 2-4 8051内部RAM位地址区
2 、 特殊功能寄存器
表 2-3 MCS-51专用寄存器一览表
符号 * ACC *B * PSW SP DPL DPH * IE * IP 单元地址 E0H F0H D0H 81H 82H 83H 累加器 乘法寄存器 程序状态字 堆栈指针 数据存储器指针(低8位) 数据存储器指针(高8位) 中断允许控制器 中断优先控制器 名称 符号 ACC.7~ACC.0 B.7~B.0 PSW.7~PSW.0 位地址 地址 E7H~E0H F7H~F0H D7H~D0H
图2-2 MCS-51引脚图
8031 8051 8751
2) 信号引脚介绍
表2-1 P3口的第二功能表
2.2 单片机的存储器结构
存储器是由大容量寄存器组成的,其中 每一个寄存器就称为一个存储单元,它 可存放一个有独立意义的二进制代码。 在单片机中把一个8位的二进制代码称为 一个字节。 给每一个存储单元一个固定的编号,这 个编号就称为存储单元的地址。80C51 单片机有16根地址线。 16
6) 串行口 MCS-51 单片机有一个全双工的串行口,以实现单片 机和其它设备之间的串行数据传送。该串行口功能较强, 既可作为全双工异步通信收发器使用,也可作为同步移 位器使用。 7) 中断控制系统 MCS-51 单片机的中断功能较强,以满足控制应用的 需要。8051共有5个中断源,即外中断两个,定时/计数中 断两个,串行中断一个。全部中断分为高级和低级共两 个优先级别。 8) 时钟电路 MCS-51 芯片的内部有时钟电路,但石英晶体和微调 电容需外接。时钟电路为单片机产生时钟脉冲序列。系 统允许的晶振频率一般为6 MHz和12 MHz。
二、数据存储器:
1)、工作寄存器(00H~1FH)
分为四个区,每个区八个字节,分别用 R0~R7作为这八个字节的寄存器名,R0的 物理地址可以是00H,也可以是08H,10H 或18H.当前工作寄存器区由程序状态字寄存 器PSW的RS0、RS1决定。
PSW.4(RS1) 0 0 PSW.3(RS0) 0 1 当前使用的工作 寄存器组R0~R7 0组(00H~07H) 1组(08H~0FH)
读引脚 第二输入功能
图 2-8 P3口的口线逻辑电路图
P3用作第二功能使用
当CPU不对P3口进行字节或位寻址时,内部硬 件自动将口锁存器的Q端置1。这时,P3口作为第 二功能使用。
P3.0 P3.1 P3.2
P3.3
P3.4 P3.5
P3.6
P3.7
:RXD(串行口输入); :TXD(串行口输出); : INT0 外部中断0输入; : INT1 外部中断1输入; :T0(定时器0的外部输入); :T1(定时器1的外部输入); : WR (片外数据存储器“写”选通控制输出); : RD (片外数据存储器“读”选通控制输出)。
2.4 MCS-51单片机的时序
1.时钟信号的产生
XTAL1 XTAL2 外 部 振 荡 器 R VCC 8051 XTAL2 TTL XTAL1 VSS C1 C2 外 部 振 荡 器
N
(a) 内部振荡器方式
(b) 8051外时钟源接法
(c) 80C5
一、 (1) 振荡周期: 也称时钟周期, 是指为单片机提供时 钟脉冲信号的振荡源的周期。 (2) 状态周期: 每个状态周期为时钟周期的 2 倍, 是 振荡周期经二分频后得到的。
图2-1 MCS-51 单片机结构框图
1) 中央处理器(CPU) 中央处理器是单片机的核心,完成运算和控 制功能。 MCS-51 的 CPU 能处理 8 位二进制数或 代码。 2) 内部数据存储器(内部RAM) 8051芯片中共有256 个 RAM单元,但其中后 128单元被专用寄存器占用,能作为寄存器供用 户使用的只是前128单元,用于存放可读写的数 据。因此通常所说的内部数据存储器就是指前 128单元,简称内部RAM。
VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
(3) 机器周期 : 一个机器周期包含 6 个状态周期 S1~S6, 也就是 12 个时钟周期。 在一个机器周期内 , CPU可以完成一个独立的操作。
(4) 指令周期: 它是指CPU完成一条操作所需的全 部时间。 每条指令执行时间都是有一个或几个机器周 期组成。MCS - 51 系统中, 有单周期指令、双周期指令 和四周期指令。
A8H
B8H 80H 90H A0H B0H 87H 98H 99H 88H 89H 8AH 8BH 8CH 8DH
IE.7~IE.0
IP.7~IP.0 P0.7~P0.0 P1.7~P1.0 P2.7~P2.0 P3.7~P3.0 SCON.7~SCON.0 TCON.7~TCON.0
AFH~A8H
第2章 MCS-51单片机结构
2.1 MCS-51单片机的内部组成及信号引脚
2.1.1 8051单片机的基本组成
源自文库
MCS-51单片机的典型芯片是8031、8051、 8751。8051内部有4KB ROM,8751内部有4KB EPROM,8031内部无ROM;除此之外,三者的 内部结构及引脚完全相同。因此,以8051为例说 明本系列单片机的内部组成及信号引脚。 8051单片机的基本组成请参见图2-1。下面介 绍各部分的基本情况。
4)数据指针DPTR,16位。用来存放16位的地址。 它由两个8位的寄存器DPH和DPL组成。间接寻址或 变址寻址可访问片外的64KB范围的RAM或ROM数据。
5)堆栈指针SP,8位。 堆栈操作遵循“后进先出”的原则,入栈操作时,SP 先加1,数据再压入SP指向的单元。出栈操作时, 先将 SP指向的单元的数据弹出,然后,SP再减1,这时SP指 向的单元是新的栈顶。可见,80C51单片机的堆栈区是 向地址增大的方向生成的。
注:如果16进制数最高位为字母,前面必须加数字 “ 0” 。
一:程序存储器
在程序存储器,以下6个单元具有特殊功能:
0000H:80C51复位后,PC=0000H; 0003H:外部中断0入口; 000BH:定时计数器T0溢出中断入口; 0013H:外部中断1入口; 001BH:定时计数器T1溢出中断入口; 0023H:串行口中断入口。
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD P3.0 TXD P3.1 INT0 P3.2 INT1 P3.3 T0 P3.4 T1 P3.5 WR P3.6 RD P3.7 XTAL2 XTAL1 VSS
2.3 并行I/O口电路结构
2.3.1 P0口
读锁存器 T1 内部总线 写锁存器 D P0.n 锁存器 Q
MUX 地址/数据
VCC
控制
Q T2
P0.n
读引脚
图 2-5 P0口的口线逻辑电路图
2.3.2 P1口
VCC 读锁存器 内部上拉电阻 内部总线 写锁存器 D P1.n 锁存器 Q T Q P1.n
BFH~B8H 87H~80H 97H~90H A7H~A0H B7H~B0H 9FH~98H 8FH~88H
* P0
* P1 * P2 * P3 PCON * SCON SBUF * TCON TMOD TL0 TL1 TH0 TH1
通道0
通道1 通道2 通道3 电源控制及波特率选择 串行口控制 串行数据缓冲器 定时控制 定时器方式选择 定时器0低8位 定时器1低8位 定时器0高8位 定时器1高8位
3) 内部程序存储器(内部ROM) 8051 共有 4KB 掩膜 ROM,用于存放程序、 原始数据或表格,因此,称之为程序存储器, 简称内部ROM。 4) 定时/计数器 8051共有两个 16 位的定时 / 计数器,以实 现定时或计数功能,并以其定时或计数结果 对计算机进行控制。 5) 并行I/O口 MCS-51 共有 4 个 8 位的 I/O 口( P0、P1、 P2、P3),以实现数据的并行输入/输出。
2 65536
80C51单片机在物理结构上有四个存储空 间:片内程序存储器,片内数据存储器, 片外程序存储器,片外数据存储器。 片内程序存储器容量为4KB,地址编码为 0000H~0FFFH; 片外程序存储器容量为64KB,地址编码为 0000H~0FFFFH 片内数据存储器256字节; 片外数据存储器容量为64KB.
二、 时钟电路与时序
S
机器周期1 取指令、译码
2.1.2 MCS-51的信号引脚
MCS-51是标准的40引脚双列直插式集成电路 芯片,引脚排列请参见图2-2。 1) 信号引脚介绍 P0.0 ~ P0.7: P0口8位双向口线。 P1.0 ~ P1.7 :P1口8位双向口线。 P2.0 ~ P2.7 :P2口8位双向口线。 P3.0 ~ P3.7 :P3口8位双向口线。
读引脚
图 2-6 P1口的口线逻辑电路图
2.3.3 P2口
读锁存器 地址 控制 VCC
内部上拉电阻 内部总线 写锁存器 D P2.n 锁存器 Q Q P2.n T
MUX
读引脚
图 2-7 P2口的口线逻辑电路图
2.3.4 P3口
第二输出功能 读锁存器 内部上拉电阻 内部总线 写锁存器 D P3.n 锁存器 Q Q T P3.n VCC
1)累加器ACC ADD A,30H;ACC简写为A 2)B寄存器 MUL AB;BA A×B DIV AB;A÷B的商传送给A,余数传送给B 3)程序状态字寄存器PSW(或称为标志寄存器)
CY:进位、借位标志。有进位、借位时 CY=1,否则CY=0; AC:辅助进位、借位标志; F0:用户标志位,由用户自己定义; RS1、RS0:当前工作寄存器组选择位; OV:溢出标志位。有溢出时OV=1,否则OV=0; P:奇偶标志位。ACC中结果有奇数个1时P=1,否则 P=0。
1
1
0
1
2组(10H~17H)
3组(18H~1FH)
2)、20H~2FH,共16字节,属于位寻址区。
如20H单元的D0位的位地址为00H,D7位 的位地址为07H。
3)、30H~7FH,可作为内部用户RAM或堆栈区。
表 2-2 片内RAM位寻址区的位地址
字节地址 D7 2FH 2EH 2DH 2CH 2BH 2AH 29H 28H 27H 26H 25H 24H 23H 22H 21H 20H 7FH 77H 6FH 67H 5FH 57H 4FH 47H 3FH 37H 2FH 27H 1FH 17H 0FH 07H D6 7EH 76H 6EH 66H 5EH 56H 4EH 46H 3EH 36H 2EH 26H 1EH 16H 0EH 06H D5 7DH 75H 6DH 65H 5DH 55H 4DH 45H 3DH 35H 2DH 25H 1DH 15H 0DH 05H D4 7CH 74H 6CH 64H 5CH 54H 4CH 44H 3CH 34H 2CH 24H 1CH 14H 0CH 04H 位 地 址 D3 7BH 73H 6BH 63H 5BH 53H 4BH 43H 3BH 33H 2BH 23H 1BH 13H 0BH 03H D2 7AH 72H 6AH 62H 5AH 52H 4AH 42H 3AH 32H 2AH 22H 1AH 12H 0AH 02H D1 79H 71H 69H 61H 59H 51H 49H 41H 39H 31H 29H 21H 19H 11H 09H 01H D0 78H 70H 68H 60H 58H 50H 48H 40H 38H 30H 28H 20H 18H 10H 08H 00H