基于Cadence仿真设计的两级跨导放大器电路

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

基于Cadence仿真设计的两级跨导放大器电路摘要:本文用Cadence软件仿真设计了CMOS两级跨导放大器电路,旨在为初学者介绍仿真思想。电路在设计与仿真时会出现的诸多问题,例如沟道宽长比与过驱动电压的确定、体效应的影响、频率特性的改善。针对以上问题,本文介绍一种简明实用的仿真思想。为了方便初学者学习使用Cadence, 还给出了具体操作步骤。

关键词:Cadence 仿真设计CMOS 跨导放大器

模拟电路设计(Design of Analog Circuit)是在IC设计中不可或缺的部分,而模拟电路设计完成后必须进行仿真验证,模拟、混合信号IC的仿真验证是IC设计成败的关键。Cadence软件提供非常完整的模拟、混合信号仿真验证的解决方案,因此现在工业界多使用Cadence软件,那么学会使用Cadence仿真设计并优化电路是非常有必要的。

刚开始学习使用Cadence仿真设计电路时一定会遇到不小的难题,不知道如何设置参数来达到电路指标。因此,本文旨在通过对CMOS两级跨导放大器的设计与仿真来介绍一种便于理解的仿真思想,帮助初学者理清头绪、抓住仿真精髓。

1 设定各管的直流工作点及参数

首先给出指标要求:,,电源电压3V,,,,输出电压摆幅:0.5~2.5V,

V,。

再查出所用模型库中NMOS和PMOS在没有体效应时的阈值电压:V,V。

由于要求最大共模输入电压是3V,则必须采用NMOS折叠式输入级,并且考虑较高增益,因而采用图1的电路(每个MOS管的沟道长度L设定为2mm)。

1.2 确定M2的参数

回到图1中,只要给M2的漏极加0.23V的固定电压,0.18+0.79=0.97V,根据大小扫描出W即可,但实际是在电路外的地方单独画出M2所在部分的电路来扫描出W,这样可以避免电压源上流过电流的影响(凡须扫描出W都是采用单独列图的方法,此后不再赘述)。

1.3 确定M3、M5的参数

回到图1中,给M5的漏极加2.68V的固定电压,根据大小扫描出W。M3的参数和M5完全相同。

1.4 确定M7、M8的参数

1.5 确定M6、M4的参数

因为M5和M6构成共源共栅结构,那么便可以认为变化非常小(屏蔽特性),同样作者估计变化也很小,也就是说是V的任意值时的和变化很小。那么取V,根据mA扫描出W。为了验证作者的想法,将从1.3~3V变化,得到图3。从图3中可以看到和几乎是不变化的。

1.6 确定M9、M10的参数

由于改进的输出电压摆幅为V,那么V=1.61V。给M10的漏极加1.61V的固定电压,根据扫描出M10的W。再根据V扫描出M9的W。

2 仿真检验及优化

进行AC扫描,从结果来看,虽然差模增益达到要求,但相位裕度PM不能达标。不论如何修改参数,PM均为左右,这意味需要更改密勒补偿方式,所以作者将电路图更改为图4。

从图4可以看到,只是将Cc的左端从M4的漏极搬到了M4的源极,但仿真结果却表明频率特性得到很好的改善,这充分展现了模拟电路设计的乐趣所在。

仿真设计结果为:差模增益=89dB、相位裕度PM=、单位增益带宽GB=8.7MHZ、共模抑制比CMRR=101dB,均优于指标要求。

图5为差模频率特性(波特图),图6为共模抑制比与频率的关系。

3 结语

本文采用既联系数学公式又考虑实际电路效应的仿真思想,解决了怎样考虑沟道长度调制效应和体效应的影响;如何确定MOS管的沟道宽长比W/L和过驱动电压;如何改善频率特性等初学者很难应对的问题。本文阐述的仿真思想在诸多复杂CMOS模拟集成电路的设计与仿真验证中都可供初学者借鉴。

参考文献

[1] (美)毕查德.拉扎维著,陈贵灿程军张瑞智等译.模拟CMOS集成电路设计[M].西安:西安交通大学出版社,2002,12.

[2] (美)艾伦,(美)霍尔伯格著,冯军,李智群译.CMOS 模拟电路设计(第二版)[M].北京:电子工业出版社,2011,1.

[3] (美)R.JacobBaker著,刘艳艳张为等译.CMOS电路设计、布局与仿真(第2版.第2卷)[M].北京:人民邮电出版社,2008,5.

[4] (美)格雷等著,张晓林等译.模拟集成电路的分析与设计(第4版)[M].北京:高等教育出版社,2005,6.

相关文档
最新文档