数字电子技术基础复习考试

输出电压为（
）v；当输入为 10001000，则输出电压为（
）v。
5．就逐次逼近型和双积分型两种 A/D 转换器而言，（
）的抗干扰
能力强，（
）的转换速度快。
6．由 555 定时器构成的三种电路中，（
）和（
）是脉冲
的整形电路。
7．与 PAL 相比，GAL 器件有可编程的输出结构，它是通过对（
）
进行编程设定其（
位二进制数。
6 . 存储容量为 4K×8 位的 RAM 存储器，其地址线为
条、数据线为 条。
二、选择题： (选择一个正确的答案填入括号内，每题 3 分，共 30 分 )
1.设下图中所有触发器的初始状态皆为 0，找出图中触发器在时钟信号作用下, 输出电压波形恒为 0 的是：（ ）图。
2.下列几种 TTL 电路中，输出端可实现线与功能的电路是（ ）。 A、或非门 B、与非门 C、异或门 D、OC 门 3.对 CMOS 与非门电路，其多余输入端正确的处理方法是（ ）。
A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） B、 D、通过电阻接 V CC 4.图 2 所示电路为由 555 定时器构成的（ ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T 触发器
5.请判断以下哪个电路不是时序逻辑电路（ ）。
A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种 A/D 转换器中，转换速度最快的是（ ）。 A、并行 A/D 转换器 B、计数型 A/D 转换器 C、逐次渐进型 A/D 转换器 B、 D、双积分 A/D 转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ ）。
A、施密特触发器 B、反相器 C、单稳态触发器 D、JK 触发器
8．要将方波脉冲的周期扩展 10 倍，可采用（ ）。
A、10 级施密特触发器 B、10 位二进制计数器 C、十进制计数器 B、D、10 位 D/A 转换器
9、已知逻辑函数
与其相等的函数为（ ）。
A、
B、
C、
D、
10、一个数据选择器的地址输入端有 3 个时，最多可以有（ ）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简 （每题 5 分，共 10 分） 1、用代数法化简为最简与或式
已知JK触发器和D触发器的初始状态均为0态，请画出Q1和Q2的波形。
五、(6分)电路如下图所示，写出F的表达式并化简，分析电路的功能
六、(15 分) 设计一个多数表决电路，要求 A、B、C 三人中只要半数以上同意，则决议就能通过， 不同意，即使多数人同意，决议也不能通过。 (1)用与非门设计 (2)用三线-八线译码器 74LS138 和与非门设计。 (3)用八选一数据选择器设计
共 3 页 第2页
七、(10分) 试用二进制加法计数器74LS161芯片接成计数长度为9的计数器,用异步清零端设计。
输入
输出
CP CR
×0 ↑1 ×1 ×1 ↑1
LD P
×× 0× 10 1× 11
T D0 D1 D2 D3
××××× ×abcd 1 ×××× 0 ×××× 1 ××××
Q0 Q1 Q2 Q3 0 0 00 abcd
（8 分）
B C
六、用 T 触发器和异或门构成的某种电路如图 6（a）所示，在示波器上观察到
波形如图 6(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，
并标明 T 的取值。
3.( 2分) 一个1024×4的RAM，有4根数据线，10根地址线 4.( 2 分) 时序逻辑电路的特点：电路的输出状态不仅取决于当时的输入信号，而且与电路原来 5.( 2 分) AB AC BC AB AC 6.( 2 分) ８４２１ＢＣＤ码是唯一能表示十进制数的编码。 7.( 2 分) 当与非门两个输入端 AB 的状态由 01→10 时，会产生竞争冒险。 8.( 2 分) 在逻辑代数中，不管是变量还是函数，它们只有０和１两个取值，且表示数量的大小 9.( 2 分) 异步计数器中各触发器的ＣＰ脉冲源是一样的。 10．（2 分）某一门电路有三个输入端 A、B、C，当输入 A、B、C 不全为“1”，输出 Y 为“0”
三、分析图 3 所示电路，写出 F1、F2 的逻辑表达式，说明电路的逻辑功能。图 中所用器件是 8 选 1 数据选择器 74LS151。
（10 分）
四、设计一位十进制数的四舍五入电路（采用 8421BCD 码）。要求只设定一个输 出，并画出用最简与非门实现的逻辑电路图。
（15 分）
五、已知电路及 CP、A 的波形如图 5（a）(b)所示，设触发器的初态均为“0”， 试画出输出端 B 和 C 的波形。
高电平“1”， 输出 Y 为“1”，此门电路是或门电路。 11．（2 分）移位寄存器不仅能寄存数码，还有移位的功能 二、( 8分) 填空题：
1．( 2 分)写出逻辑函数的四种表示方法__________;____________;___________;__________。 2．( 2分)以三位二进制的译码为例，输入有三个变量A、B、C，输出对应有_________个。 3．( 2分)基本RS触发器如图所示，X被称__________端; Y被称__________端。
1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。 2 . 1。 3 . 高电
平、低电平和高阻态。 4 .
。 5 . 四。 6 . 12、 8
二、选择题：
1.C 2.D 3.D 4.A 5.C 6.A 7.C 8.C 9.D 10.C 三、逻辑函数化简 1、Y=A+B
五、集成定时器 CC7555 如图 5.1(a)所示。 1.用该集成定时器及规格为 100KΩ、200K、500K 的电阻，0.01uf、0.1uf、1uf 电容器中选择合适的电阻 和电容，设计一个满足图 5.1(b)所示波形的单稳态触发器。 2.用该集成定时器设计一个斯密特触发器，画出斯密特触发器的电路图。当输入为图 5.2 所示的波形时， 画出斯密特触发器的输出 U0 波形。
共 3 页 第1 页
4．( 2分)五个变量有__________最小项。 三、化简题（8分） 画出下式的卡诺图，并写出最简与或表达式。 Ｆ1= ABC ACD ABC ABCD ABCD Ｆ2（Ａ,Ｂ,Ｃ,Ｄ）=∑ｍ（2,3,4,5）+∑d（10,11,12,13，14,15） 四、画图题(6分)
Y= A + 2、用卡诺图法化简为最简或与式
Y=
+ C +A D，约束条件：A C + A CD+AB=0
四、分析下列电路。 （每题 6 分，共 12 分） 1、写出如图 1 所示电路的真值表及最简逻辑表达式。
图1 2、写出如图 2 所示电路的最简逻辑表达式。
图2
五、判断如图 3 所示电路的逻辑功能。若已知 u B =-20V，设二极管为理想二极 管，试根据 u A 输入波形，画出 u 0 的输出波形 （8 分） t
中南大学信息院《数字电子技术基础》
期终考试试题（110 分钟）(第一套)
一、填空题：（每空 1 分，共 15 分）
1．逻辑函数 Y AB C 的两种标准形式分别为
（
）、（
）。
2．将 2004 个“1”异或起来得到的结果是（
）。
3．半导体存储器的结构主要包含三个部分，分别是（
）、
（
）、（
）。
4．8 位 D/A 转换器当输入数字量 10000000 为 5v。若只有最低位为高电平，则
路的功能。画出修改后的电路图。(可只画修改部分的电路)
四、中规模同步四位二进制计数器 CT161(74LS161)的功能表和引脚简图恰好别如表 4.1 和图 4.1 所示； 1.请用置零法设计一个七进制加法计数器，其状态转换要求如图 4.2 所示。 2.试用一片 74LS161 及图 4.3 电路设计成一个能自动完成加、减循环计数的计数器。即能从 000 加到 111， 再从 111 减到 000 循环，要有简要的设计过程。
图 11 七、接线如图 12 所示：
图 12 全状态转换图如图 13 所示：
（a）
图 13
八、
，
（b）
，
波形如图 14 所示：
图 14
YA#￥%……—数字电子技术基础
一、是非题(22分) (注:请在每小题后用"√"表示对,用"×"表示错) 1．( 2分)下图ＴＴＬ电路逻辑表达式F=AB
2.( 2分) 四输入的ＴＴＬ与非门，在逻辑电路中使用时，其中有2个输入端是多余的，应将 多余端接地 。
保持 保持(C=0)
计数
八、(10 分)已知 R1=10KΩ，R2=66KΩ，C=10uF。 (1) 判断 555 定时器组成的是何种电路？ (2) 试画出Uo的波形，求出 Uo的周期，频率及占空比
九、(15 分)分析下图的功能 1．写出驱动方程 2．写出状态方程 3．画出状态图
共3 页 第3 页
2、用卡诺图圈 0 的方法可得：Y=（ +D）（A+ ）（ + ）
四、 1、
该电路为三变量判一致电路，当三个变量都相同时输出
为 1，否则输出为 0。
2、 B =1， Y = A ， B =0 Y 呈高阻态。 五、 u 0 = u A · u B ,输出波形 u 0 如图 10 所示:
图 10 六、如图 11 所示： D
图3
六、用如图 4 所示的 8 选 1 数据选择器 CT74LS151 实现下列函数。（8 分） Y（A,B,C,D）=Σm(1,5,6,7,9,11,12,13,14)
图4 七、用 4 位二进制计数集成芯片 CT74LS161 采用两种方法实现模值为 10 的计数 器，要求画出接线图和全状态转换图。（CT74LS161 如图 5 所示，其 LD 端为同 步置数端，CR 为异步复位端）。（10 分）
二、将负边沿触发的 JK 触发器转换为 案？请画出外部连接图。
触发器时，在不添加任何其它器件的条件下，有几种电路方
三、电路如图 3.1 所示。
1、令触发器初始状态为
=001，请分析出计数器的模，画出状态转换图和电路时序图。
2、若在使用过程中 F2 损坏，欲想用一个负边沿 D 触发器代替，问电路应作如何修改，才能实现原电
浙江大学数字电子技术基础本科试卷
本试卷共 7 题
一、选择正确的答案填空
1.电路如图 1.1 所示，
的电路为___________。
2.TTL 主从 JK 触发器电路如图 1.2(a)所示，初态为 0，已知 CP、A、B 和 形，它为(A)、(B)、(C)、(D)中的___________。
的波形，请判断 Q 的波
）的工作模式来实现的，而且由于采用
了（
）的工艺结构，可以重复编程，使它的通用性很好，使用更为方
便灵活。
二、根据要求作题：（共 15 分）
1． 1．将逻辑函数 P=AB+AC 写成与或非型表达式，并用集电极开路门来实现。
2．2．图 1、2 中电路均由 CMOS 门电路构成，写出 P、Q 的表达式，并画出对 应 A、B、C 的 P、Q 波形。
六、双积分式 A/D 如图 6.1 所示。
1.若被测电压
V，要求分辩率≤0.1mV，则二进制计数器的计数总容量 N 应大于多少？
2.需要多少位的二进制计数器？
3.若时钟频率
KHz ，则采样保持时间为多少？
4.若
KHz，
RC 为多少毫秒？
V，积分器输出电压的最大值为 5V，此时积分器的时间常数
七、现有如图 7.1 所示的 4×4 字位容量 RAM 若干片，如需把它们扩展成 8×8 字位 RAM。 1.试问需用几片 4×4 字位容量 RAM？ 2.画出扩展后的电路图(可用少量与非门)。
图5 八、电路如图 6 所示，试写出电路的激励方程，状态转移方程，求出 Z 1 、Z 2 、 Z 3 的输出逻辑表达式，并画出在 CP 脉冲作用下，Q 0 、Q 1 、Z 1 、Z 2 、Z 3 的输出波形。 （设 Q 0 、Q 1 的初态为 0。） （12 分）
数字电子技术基础试题（一）参考答案
一、填空题 :
河南省高等教育之数字电子技术基础试题（一） 一、填空题 : （每空 1 分，共 10 分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数 L =
+ A+ B+ C +D =
wenku.baidu.com
。
3 . 三态门输出的三种状态分别为：
、
和
。
4 . 主从型 JK 触发器的特性方程 =
。
5 . 用 4 个触发器可以存储