试验一：2选1多路选择器

本科学生综合性实验报告

学号114090523 姓名罗朝斌

学院物电学院专业、班级11光电子

实验课程名称电子设计自动化（EDA实验）

教师及职称罗永道副教授

开课学期2013 至2014 学年下学期填报时间2014 年 5 月15 日

云南师范大学教务处编印

实验序号一实验名称2选1多路选择器

实验时间2014年5月4 实验室同析楼114

一．实验预习

1.实验目的:

1、熟练掌握qualtus软件的实用。

2、了解组合逻辑电路设计的方法；

2、制作一个2选一多路选择器电路，以备以后调用；

2．实验原理、实验流程或装置示意图：

在数字电路中，2选1多路选择器具备了组合逻辑电路的简单性和典型性的特征。2选1多路选择器有两个数据输入端口a和b，s是通道选择控制信号端，y是数据输出端。当ab两个输入口输入不同频率的信号时，针对选通控制信号端s上所加的不同电平，输出端y将有对应的信号输出。例如当s为高电平时，y 输出了来自a端的信号，当s为低电平时，y输出b端对应的信号。

3．实验设备及材料

电脑一台，QuartusII 实验平台，EDA实验箱

4．实验方法步骤及注意事项

实验方法步骤

1、在QuartusII中建立工程文件和相应的vhd文件，在vhd文件中编写描述电

路功能的vhdl语言，并保证编译正确。

2、在建立好的工程文件中新建vwf文件，并做相应的仿真。

3、根据仿真出的波形，判断所设计的电路是否实现可预期功能。

注意事项

1、在编写程序时，一定要按照步骤进行，文件名和实体名要保持一致，否则将编译错误。

2、在进行波形仿真时，一定要将时序仿真改变成功能仿真。

3、在进行波形仿真时，一定要生成功能仿真网表，否则将不能得到正确的功能仿真波形。

二．实验内容

方法一：LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux21a IS

PORT(

a:IN BIT;

b:IN BIT;

s:IN BIT;

Y:OUT BIT

);

END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN

y<=a WHEN S='0'

ELSE b;

END ARCHITECTURE one;

输入仿真波形为：

输出的波形为：

方法二：

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux21a IS

PORT(a,b,s:IN STD_LOGIC;

y: OUT STD_LOGIC); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS SIGNAL e:STD_LOGIC;

SIGNAL d:STD_LOGIC;

BEGIN

d<=a AND (NOT S);

e<=b AND s;

y<=d OR e;

END ARCHITECTURE one;

输入的仿真波形为：

输出的仿真波形为：

方法三：

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux21a IS

PORT (a,b,s:IN STD_LOGIC;

y: OUT STD_LOGIC); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN

PROCESS (a,b,s) BEGIN

IF s='0' THEN y<=a;

ELSE y<=b;

END IF ;

END PROCESS;

END ARCHITECTURE one;

输入波形如下所示：

输出波形如下所示：RTL Viewer

Symbol

2．对实验现象、实验结果的分析及其结论

1、在程序写好这后，编译，编译通过，在波形仿真中，设置好输入波形的各个值，

点击运行波形文件之后显示successful。

2、分析波形输出文件，结果与预期设想结果一致。

3、由以上结果分析得知，本次实验是成功的。

教师评语及评分：

签名：年月日