数字电子技术第五章

得Q1 n 1 =Q1n，
n
Q2
1
=Qn1Q2
n
+Q1n
Q2n
=Q1n ⊕Q2n
2．状态转换表如右 状态转换图如下
Q2Q1 00→01→10→11
3．逻辑功能：2位二进 制（或1位四进制） 加法计数器。
CP的顺序 Q2 Q1 Y
0
00 0
1
01 0
2
10 0
3
11 1
4
00 0
说明：
1.状态转换图的画法：
J1=K1=1 J2=K2=Q1；Q1n 1 =Q1 n
Qn1 2
=Qn1 Q2n +Q1n Q2 n
为加法，Y在11时进位；
下图J1=K1=1 J2=K2=Q1；Q1n 1 =Q1n
Qn 1 2
=Q1n
Q2 n
+Q1n
Q2 n
为减法。Y在00借位。
功能表见后页。
CP Q2 Q1 Y Q2 Q1 Y
基础上控制第2位和 第4位 P251
减法 CP DCBA
0 0000 1 1111 二进制
1 1001 十进制 在二进制减法计数器的
基础上控制第2位和 第3位 P253
三、三个方程组； ①驱动方程组： Z=f1（X，Q） ②输出方程组； Y=f2（X，Q） ③状态方程组： Q n 1 =f3（Z，Qn ）
四 例；串行加法器；右图
组合电路部分： 全加器
存储电路部分： D触发器
可进行多位二进制 数的加法
5-2 时序逻辑电路的分析方法（SSI）
一.同步计数器的分析（Moore）
得状态方程为
Q1n 1 = Qn1
Q n1 2
=
A⊕Q1n ⊕Q2n
输出方程为
Y=AQ1 Q2 AQ1 Q 2 =AQ1 Q2 +AQ1 Q 2
状态转换图如右，对
每个状态讨论A=0和A=1两种情况
5-3 若干常用的时序逻辑电路（MSI） — 寄存器和移位寄存器
1. 寄存器：并行输入、并行输出，如上图。 多位数据可同时输入、同时输出，存取速 度快。
MSI 74LS191 同步4位二进制可逆计数器， 加、减控制端U/D=0作加法，U/D=1作减法。
功能表见P248，计数范围0000-1111， 异步预置数、同步计数。逻辑框图如下
（2）同步十进制计数器
加法 CP DCBA 9 1001 10 1010 二进制
10 0000 十进制 在二进制加法计数器的
的多种功能。
MSI 74LS194 逻辑结构见P238 （功能表见下页）逻辑框图如下
RD S1S0 0 ×× 1 00 1 01 1 10 1 11
工作状态 置零 保持 右移 左移
并行输入
应用 1.性能扩展（见下图 ）
2.乘2运算
ຫໍສະໝຸດ Baidu
如功能表：
A. 第 1 个 CP 上 升 沿 ， S1=S0=1 置 位 后 相 加 得 Y=M+N； B.第2个CP上升沿，S1=0、S0=1右移后相加得 Y=2M+2N； C.第3个CP仅有CP1 M右移后相加得 Y=4M+2N； D.第4个CP仅有CP1 M右移后相加得 Y=8M+2N；
0 0 000 01
1 0 101 10
2 1 0 0 1 00
3 1 110 10
4 0 000 01
注 加法
减法
四位加法二进制计数器见下图， 四位减法二进制计数器见P246； 二进制计数器可用作分频器使用，P244 的时序波形图。
MSI 74161 同步4位二进制加法计数器，计 数范围0000-1111，功能表见P245，逻辑框 图如下。异步清零、同步预置数、同步计数。
3. 移位寄存器型计数器：P266
（1）环形计数器： ①结构：Qn接D1； ②最长计数长度等于触发器的个数； ③缺点；触发器利用率低，不能自启动。
如D3D2D1=101，有效循环为101 110
011
无效循环为001 100
不能自启动
010
4个D触发器构成的电路如图P266
（2）扭环形计数器
①结构：Qn接D1；见图P268。 ②最长计数长度等于触发器个数的2倍； ③缺点；不能自启动。可利用负反馈改进。
大圆圈内表示电路各个状态，以箭头根部表示 初态，箭头指向表示次态。同时箭头旁注明了 状态转换前的输入变量取值和输出值。输入变 量取值写在斜线以上，输出值写在斜线以下。
2.在时序脉冲序列作用下，电路状态、输出状 态随时间变化的波形图叫做时序波形图。
例2 P227
一、状态转换表
二、状态转换图
三、时序波形图
下图的有效循环：000 100 110 001 011 111
无效循环： 010 101
二 计数器：在N个CP脉冲作用下有N 个状态构成循环，称为N进制计数器。
分类：①同步、异步； ②加法、减法、可逆； ③二进制、十进制、任意进制。
1.同步计数器： (1)同步二进制计数器：
① 原理；比较下页图，上图
MSI 74LS75如右图、 74LS175、CC4076 见P235
2.移位寄存器： 串行输入、串行输出或并行输出，
见下图，表、波形图见P237
特点：存入N位二值信息需N个CP脉冲， 存储速度慢。但可利用其可以左移或右 移的功能实现乘2、除2运算。
MSI 74LS194集中了寄存器和移位寄存器
第五章 时序逻辑电路
本章系统讲授时序逻辑电路的工作原理和分 析方法、设计方法。
首先介绍用SSI构成的时序逻辑电路的分析， 其次讲述常用的MSI时序逻辑组件的原理和应 用，最后讨论用SSI构成的时序逻辑电路的设计 方法。
5-1 概述
— 特点：任意时刻的输出Qn 1 不仅取决于该时刻的输入， 而且还与电路原来的状态有关Q。n 二 逻辑框图： 组合逻辑电路部分由逻辑门构成， 存储电路部分由触发器构成。
（ 除CP外无其他控制端） 1.从给定的逻辑图中写出每个触发器的驱动方程 2.把得到的这些驱动方程带入触发器的特性方程，
得出每个触发器的状态方程 3.根据逻辑图写出电路的输出方程
例1. 见上图
①驱动方程组：J1=K1=1，J2=K2=Q1
②输出方程组；Y=Q1Q2
③状态方程组：由Qn 1 = JQn +KQn
四、检查能否自启动；
该电路的有效状态为000到110（7个），无 效状态为111（1个），将111作为初态代入 状态方程组得次态为000，该电路能自启动。
二 一般同步时序电路的分析（Mealy）：
例3 见下图，有控制信号A时，将控制信号作为输 入量。
驱动方程为
D1= Q1 D2=A⊕Q1⊕Q2