基于verilog的
- 基于Verilog HDL语言的ISE设计流程
- 基于VerilogHDL的万年历
- 基于Verilog的课程设计
- 基于VerilogHDL设计的多功能数字钟
- 基于VerilogHDL的万年历(20210311075245)
- 基于verilog的数字秒表的设计实现1
- 基于Verilog的简单计算器设计
- 基于VerilogHDL简单CPU设计
- 电子科技大学 eda 基于Verilog HDL语言的ISE设计流程
- 基于verilog的序列检测
- 基于Verilog HDL 的专用处理器的设计与仿真
- 基于Verilog的课程设计
- 第五章、基于Verilog的CPU设计.(DOC)
- 基于Verilog的数字频率计的设计(包含代码及仿真)
- 基于verilog的数字秒表的设计实现
- 基于Verilog-HDL语言的可综合性设计
- 基于-verilog的抢答器设计
- 基于verilog的1位全加器
- 基于verilog的除法器
- 基于Verilog的数模转换器的设计(5)