基于verilog的1位全加器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验一：利用图形输入法设计1位全加器
一、实验建立工程及工程文件流程
1、首先在D盘建立文件夹abc；
2、打开Quartus，建立工程：
二、建立工程：
1、
2、
3、
4、
5、
6、
7、
三、实验结果：
