第六章 指令流水线
计算机指令流水线回顾
计算机指令流水线回顾计算机指令流水线是一种高效的指令执行技术，旨在提高计算机的运行速度。
在本文中，我们将回顾计算机指令流水线的基本原理、优点和局限性，并提供相关题库类型的答案和解析。
一、引言计算机指令流水线是一种并行处理技术，它允许多个指令同时在不同的处理阶段执行，以提高指令执行的速度和效率。
本节将介绍计算机指令流水线的定义和基本原理。
二、计算机指令流水线的原理计算机指令流水线是基于指令执行的并行处理技术。
它将一条指令的执行划分为多个阶段，并且允许多个指令同时在不同的阶段执行。
下面是计算机指令流水线的基本原理：1. 指令划分阶段：将一条指令划分为多个独立且可执行的子指令。
2. 指令执行阶段：每个子指令在不同的处理阶段执行，例如指令提取、指令解码、操作数获取等。
3. 管道寄存器：用于在不同的阶段之间传递数据和指令。
4. 阶段并行执行：多个指令在不同的阶段同时执行，实现指令级并行。
5. 超标量流水线：同时执行多条指令。
三、计算机指令流水线的优点计算机指令流水线相较于传统的顺序执行方式，具有以下优点：1. 提高吞吐量：通过并行执行多条指令，大大提高了计算机的吞吐量。
2. 提高运行速度：指令流水线的并行执行能够加快指令的执行速度，提高计算机的运行效率。
3. 提高资源利用率：指令流水线可以充分利用计算机的硬件资源，使处理器单元始终保持繁忙状态。
四、计算机指令流水线的局限性虽然计算机指令流水线有很多优点，但也存在一些局限性：1. 指令依赖：由于指令之间存在数据或控制依赖关系，可能导致流水线的暂停或冲突，进而影响指令的执行速度和效率。
2. 硬件成本：为了实现指令流水线，需要增加硬件资源和复杂的控制电路，导致成本的增加。
3. 分支预测错误：分支指令的预测错误或错误的预测会导致流水线的中断和重组。
五、题库类型答案与解析在计算机指令流水线的相关题库中，我们可以通过以下方式给出答案与解析：1. 填空题：要求填写与指令流水线相关的概念、原理或术语。
CPU提速之指令流水线与超标量技术
吞吐率
存在问题
1.超标量处理机都重复设置有多个相同的指令执行部件，而超流水线处理 机 只是把同一个指令执行部件分解为多个流水极。
2.超流水线处理机要比超标量处理机条件转移等操作造成的损失大。 3.超流水线处理机的启动延迟比超标量处理机大 4.因为超线程技术是对多任务处理有优势，因此当运行单线程运用软件时，超线 程技术将会降低系统性能，尤其在多线程操作系统运行单线程软件时将容易出现 此问题。
介绍并分析“CPU提速之指令流水线与超标量技术”
生如夏花
目录
原理
存在问题
解决办法
注意事项
原理介绍
超流水线是通过细化流水、提高主频，使得 在一个机器周期内完成一个甚至多个操作， 其实质是以空间换取时间。 超标量，CPU架构是指在一颗处理器内核中 实行了指令级并行的一类并行运算。这种技 术能够在相同的CPU主频下实现更高的CPU
注意事项
对于一些需要处理器进行运算的工作来说(专门为超线程或多核、多处理器设计 的程序)，开启超线程功能绝对能够让平台的运算能力得到有效的提升，如果您 经常使用7-Zip和WinRAR等软件对文件进行压缩和解压缩，那么一定要开启超线 程，可以起到事半功倍的效果。 而对于偏向游戏的玩家来说，是否开启超线程，就要根据具体情况来抉择了。 首先，要看玩家在运行游戏的过程中，处理器的负载状态。比如有的玩家喜欢 双开、多开游戏客户端，那么平台会长时间运行在高负载的状态下，根据我们 之前的测试结果可以发现，在这种情况下，将超线程功能关闭，往往能够获得 更好的游戏体验。
Thanks
公司名公司名公司名公司名
Hale Waihona Puke 5.在打开超线程支持后，如果处理器以双处理器模式工作，那么处理器内部缓存 就会被划分成几区域，互相共享内部资源。对于不支持多处理器工作的软件在双 处理器上运行时出错的概率要比单处理器上高很多。
流水线相关性分析
1、指令流水线中主要有结构相关、数据相关、控制相关。
相关影响流水线性能。
程序中出现的数据相关lbu r3,0x0(r2)需要在WB周期才能将值写入r3里，而后续的指令seqi r5,r3,0x0a在intEx周期里读取r3寄存器的值，发生了读写相关。
正常它的执行阶段需要等待上一条指令将值写入r3后才能读r3寄存器的值，所以为了避免冲突，这里我们采用定向技术，在发生数据相关时，等待前面计算结果的指令并不一定真的马上就用到该计算结果，如果能够将该计算结果从其产生的地方直接送到其他指令需要它的地方，就可以避免暂停。
程序中出现的控制相关Movi2fp f10,r1在IF指令周期后为aborted。
原因在于：第二条指令jal InputUnsigned为无条件转移指令，但是只有在该指令译码的时候才可以知道转移的位置。
但是此时Movi2fp f10,r1指令已经取出，所以需要将该指令流水清空，由于是刚执行了IF指令，所以只需要重新取新的指令就可以了。
程序中出现的结构相关由于以上指令add r1,r1,r3的intEx的执行延迟了4个指令周期，所以addi r2,r2,0x1指令就不能在add r1,r1,r3的intEx的执行前进入ID指令译码的执行。
所以这里出现了指令译码器的争用。
因而发生了结构相关。
2、考察增加浮点运算部件对性能的影响下面两组数据来自Statistics窗口，都是5的阶乘，分别是运算部件设置为一个，运算部件设置为两个的数据统计。
通过比较可以发现，这两组数据在性能统计上是一样的。
所以增加浮点运算部件对性能的影响没有什么影响（对于该程序而言）。
3、考察增加forward部件对性能的影响左右分别是采用forwarding和没有采用forwarding部件的统计效果。
性能比较必须是计算同一个值的时候。
通过比较发现，采用forwarding 技术，总的周期数为95次，暂停了31次。
而没有采用forwarding 技术则总的周期数为112次，暂停了49次。
计算机组成原理专升本试题解析指令流水线与并行处理
计算机组成原理专升本试题解析指令流水线与并行处理计算机组成原理是计算机专业学生必修的一门基础课程，对于理解计算机的组成和工作原理非常重要。
在计算机组成原理的学习中，指令流水线与并行处理是一个重要的概念和技术。
本文将对指令流水线与并行处理进行详细解析。
一、指令流水线指令流水线是一种通过将处理器的执行过程划分为多个子阶段，并行执行这些子阶段来提高处理器性能的技术。
在指令流水线中，每个指令在执行的过程中经过取指令、译码、执行、访存和写回等多个阶段，不同指令在不同阶段同时执行，从而在单位时间内处理更多的指令。
指令流水线的优势在于充分利用了处理器的硬件资源，提高了指令的执行效率。
但是在实际应用中，由于指令间有数据依赖关系等问题，可能会导致流水线的阻塞和冒险，进而影响性能。
为了解决这些问题，人们提出了一系列的技术和策略，比如数据旁路、预测执行和乱序执行等，来提高指令流水线的性能。
二、并行处理并行处理是指通过同时执行多个任务来提高系统的处理能力和性能的技术。
在计算机组成原理中，主要涉及到的并行处理包括指令级并行和线程级并行。
指令级并行是通过在一个指令的执行过程中同时执行多个子指令来提高处理器性能的技术。
一种实现指令级并行的方法是超标量处理器，它能够在一个时钟周期内同时发射多条指令，并行执行这些指令。
另一种实现指令级并行的方法是超流水线处理器，它将处理器的执行流程进一步细分为多个较短的子阶段，以便更多地重叠执行。
线程级并行是通过同时处理多个线程来提高系统性能的技术。
在多核处理器和多线程处理器中，可以同时执行多个线程，从而实现线程级并行。
通过合理的线程调度和资源分配，可以充分利用处理器的硬件资源，提高系统的吞吐量和响应速度。
指令流水线和并行处理是计算机组成原理中的两个重要概念和技术，它们可以相互结合，共同提高计算机系统的性能。
指令流水线通过划分指令执行过程为多个子阶段并行执行，提高了指令的执行效率；而并行处理通过同时处理多个任务或线程，提高了系统的处理能力和性能。
6计算机组成原理第6章流水线原理
结果
6.1 先行控制技术
• 先行控制（look-ahead）技术最早在IBM公司研制的 STRETCH机器中采用。目前，许多处理机中都已经采 用了这种技术，包括超流水处理机和超标量处理机等。
6.4 线性流水线性能分析
衡量流水线的主要指标有吞吐率，加速比和效率。
6.4.1 吞吐率TP
吞吐率（TP ── ThroughPut）指流水线在单位时间内执行的任务数， 可以用输入任务数或输出任务数表示。
TP n Tk
其中k表示流水线划分的段数。
当满足 ti 条t 件时，有 Tk (n k 1) t。
第6章 流水线原理及其 §1 重叠方式
通常提高指令执行速度的途径有如下三种： 1. 提高处理机的工作主频。 2. 采用更好的算法和设计更好的功能部件。 3. 多条指令并行执行，称为指令级并行技术。
• 可以从两个方面来开发处理机内部的并行性：
– 空间并行性：即在一个处理机内设置多个独 立的操作部件，并让这些操作部件并行工作， 这种处理机称为多操作部件处理机或超标量 处理机;
• 超长指令字技术VLIW：指让一条指令包含多个独立的操 作字段，并且分别控制多个功能部件并行工作的技术。
一．重叠解释方式
1.一条指令的几个过程段
1）取指令：根据PC（指令计数器）从M（存储器）取 出指令送到IR（指令寄存器）
2）译码分析：译出指令的操作性质，准备好所需数 据
3）执行：将准备好的数按译出性质进行处理，主要 涉及ALU（算术逻辑运算部件）
指令流水线的分类
指令流水线的分类文章目录••oooo指令流水线的分类1．部件功能级、处理机级和处理机间级流水线根据流水线使用的级别的不同，流水线可分为部件功能级流水线、处理机级流水线和处理机间流水线。
部件功能级流水就是将复杂的算术逻辑运算组成流水线工作方式。
例如，可将浮点加法操作分成求阶差、对阶、尾数相加以及结果规格化等4个子过程。
处理机级流水是把一条指令解释过程分成多个子过程，如前面提到的取指、译码、执行、访存及写回5 个子过程。
处理机间流水是一种宏流水，其中每一个处理机完成某一专门任务，各个处理机所得到的结果需存放在与下一个处理机所共享的存储器中。
2．单功能流水线和多功能流水线按流水线可以完成的功能，流水线可分为单功能流水线和多功能流水线。
单功能流水线指只能实现一种固定的专门功能的流水线；多功能流水线指通过各段间的不同连接方式可以同时或不同时地实现多种功能的流水线。
3．动态流水线和静态流水线按同一时间内各段之间的连接方式，流水线可分为静态流水线和动态流水线。
静态流水线指在同一时间内，流水线的各段只能按同一种功能的连接方式工作。
动态流水线指在同一时间内，当某些段正在实现某种运算时，另一些段却正在进行另一种运算。
这样对提高流水线的效率很有好处，但会使流水线控制变得很复杂。
4．线性流水线和非线性流水线按流水线的各个功能段之间是否有反馈信号，流水线可分为线性流水线与非线性流水线。
线性流水线中，从输入到输出，每个功能段只允许经过一次，不存在反馈回路。
非线性流水线存在反馈回路，从输入到输出过程中，某些功能段将数次通过流水线，这种流水线适合进行线性递归的运算。
计算机组成原理复习题库流水线题
4.假设指令流水线分取指（IF）、译码（ID）、 执行（EX）、回写（WR）四个过程段，共 有10条指令连续输出此流水线。
（1）画出指令周期流程。
（2）画出非流水线时空图。
（3）画出流水线时空图。
（4）假设时钟周期为100 ns，求流水线的实 际吞吐量（单位时间执行完毕的指令数）。
（5）求该流水处理器的加速比。
5.流水线中有三类数据相关冲突：写后读相关（Read After Write, RAw），读后写相关（ Write After Read, WAR），写后写相关（ Write After Write, WAW）。 判断下面三组指令各存在哪种类型的数据相关。
（1）I1 I2
（2）I3 I4
（3）I5 I6
SUB R1，R2，R3 ；(R2) - (R3)
Байду номын сангаас
R1
ADD R4，R5，R1 ；(R5) + (R1)
R4
STA M，R2 ；(R2) M, M为存储单元
ADD R2 ，R4，R5；(R4) + (R5)
R2
MUL R3，R2，R1 ；(R2)* (R1)
R3
SUB R3 ，R4，R5；(R4) - (R5)
R3
6.什么是指令流水?画出指令二级流水和四级 流水的示意图，它们中的哪个更能提高处理 器的速度，为什么?
7.当遇到什么情况时，流水线将受阻?举例说 明。
8.写一组指令序列，说明因数据相关会影响该 程序的执行结果。
9.举例说明流水线中的几种数据相关。
10.假设指令流水线分8个过程段，若每个过程段所 需的时间为T，试问完成100条指令共需多少时间？
第六章 中央处理器习题
如何利用流水线技术提高程序执行效率(十)
如何利用流水线技术提高程序执行效率随着科技的不断发展，程序执行效率成为了计算机工程师关注的重点。
而流水线技术作为一种能够提高程序执行效率的重要方法，被广泛应用于硬件设计和优化。
本文将介绍流水线技术以及如何利用流水线技术提高程序执行效率。
一、流水线技术的基本原理流水线技术是将任务分解成多个阶段，每个阶段只负责完成特定的子任务，然后将多个子任务串行执行，从而将整个任务加速完成的一种方法。
流水线技术的基本原理是将任务划分为多个子任务，并通过数据流向和控制信号来实现子任务之间的交互与协调。
通过流水线技术，计算机能够同时执行多个任务，从而提高了任务的并行度，加快了程序的执行速度。
二、流水线技术在程序执行效率中的应用1. 数据流水线在计算机中，许多任务都可以用数据流的形式来表示。
数据流水线是指将数据操作分成多个阶段，每个阶段负责特定的数据操作，并通过流水线寄存器将数据传递给下一个阶段进行处理。
通过数据流水线，可以同时进行多个数据操作，从而提高程序的执行效率。
例如，在图像处理任务中，可以将图像数据流水化处理，分成图像输入、图像滤波、图像变换等多个阶段，并通过数据流水线将图像数据传递给不同的阶段进行并行处理，从而加快图像处理的速度。
2. 指令流水线指令流水线是指将程序的执行划分为多个指令阶段，并通过流水线寄存器将指令传递给下一个阶段进行执行。
通过指令流水线，计算机能够同时执行多个指令，从而提高了指令的并行度，加快了程序的执行速度。
例如，在处理器中，可以将指令流水线划分为取指阶段、译码阶段、执行阶段、访存阶段和写回阶段等多个阶段，并通过流水线寄存器将指令传递给不同的阶段进行并行处理，从而加快程序的执行速度。
三、流水线技术在优化程序执行中的挑战然而，尽管流水线技术可以提高程序执行效率，但也面临着一些挑战。
首先，流水线技术对任务的划分和阶段之间的依赖关系有一定的要求，如果任务划分不合理或者阶段之间的依赖关系复杂，会导致流水线的效率降低。
流水线操作技术
发生流水线冲突的例子
数据 未准 备好 冲突
在流水线的寻址 阶段生成地址
冲突
数据未准备好
在流水线的执行 阶段进行写操作
解决 无等待周期问题
19
总线 冲突
在流水线的 发生流水线冲突的例子 执 行 阶 段 进
行写操作
冲突
同时利用E总线
读数阶段 将 常 数 10 写到AR1
解决
新冲突
数据未准备好
CPU自动地 将STM的写 操作延迟 一个周期
1
预取指P 取指F 译码D 寻址A 读取操作数R 执行X
流水线操作
在第一个机器 周 期 用 PC 中 的 内容加载PAB
在第二个机器周 期用读取到的指 令字加载PB。
第三个周期用PB的内容加载 指令寄存器IR，对IR内的指 令进行译码，产生执行指令 所需要的一系列控制信号。 2
流水线操作
预取指P 取指F 译码D 寻址A 读取操作数R 执行X
插入1个 所有其它存储指令 包括EXP
所有其它存储指令 令
SXM C16 FRCT OVM A 或B
在RPTB[D]前读 BRC
所有存储指令 包括SSXM和RSXM
修改累加器然后读 MMR
STM # lk，BRC
所有其它存储指令
ST # lk，BRC
MVDK Smem，BRC
MVMD MMR，BRC
利用前半周期 利用前半周期 利用后半周期 利用后半周期
14
CPU同时访问DARAM的同一存储器块就会发生时 序上的冲突的情况：
同时从同一存储器块中取指和取操作数（都在 前半个周期）；
同时对同一存储器块进行写操作和读（第二个 数）操作（都在后半周期）。
软件设计师重点难点——流水线
流水线这个知识点在软件设计师考试中是个重点也是个难点，考查的频率比较高。
之所以说流水线是个难点，有两方面的原因：一方面是需要理解流水线的理论，了解其工作原理，计算方式；另一方面是在软考当中，对于流水线的相关计算，标准并不是完全统一的，这一点在后面我们将详细介绍。
流水线是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。
各种部件同时处理是针对不同指令而言的，它们可同时为多条指令的不同部分进行工作，以提高各部件的利用率和指令的平均执行速度。
指令流水线是将指令执行分成几个子过程，每一个子过程对应一个工位，我们称为流水级或流水节拍，这个工位在计算机里就是可以重叠工作的功能部件，称为流水部件。
如图1所示，IF，ID，EX，WD分别是流水线的流水部件。
流水线要求所有的流水级部件必须在相同的时间内完成各自的子过程。
在流水线中，指令流动一步便是一个机器周期，机器周期的长度必须由最慢的流水级部件处理子过程所需的时间来决定。
那么我们为什么要提出流水线这个概念，以及流水线是如何提高系统吞吐量的呢？下面我们来看几个图，概念自然就清楚了。
图2是一个非流水线结构系统执行指令时空图。
我们从图2中可以看到，任意一个系统时间都有大量的设备处于空闲状态，如第一个时间段有ID，EX，WB空闲，则第二个时间段有IF，EX，WB空闲。
我们再来看采用了流水线结构的时空图3。
显然，采用流水线可以大大提升系统资源的利用率，以及整个系统的吞吐量。
流水线的操作周期取决于基本操作中最慢的那个。
例如：一个3段流水线，各段的执行时间分别为t，2t，t。
则最慢的一段为2t，所以流水线操作周期为2t。
流水线的执行时间公式为：第1条指令的执行时间+（指令条数-1）*流水线操作周期例题1若每一条指令都可以分解为取指、分析和执行三步。
己知取指时间t取指＝4△t，分析时间t分析＝3△t，执行时间t执行＝5△t。
如果按串行方式执行完100条指令需要（1）△t。
关于ARM指令流水线知识
关于ARM指令流水线知识（周方辉）2012/10/22目录1 参考文献 (2)1.1 内部参考文献 (2)1.2 外部参考文献 (2)2 名词解释 (2)3 指令执行三步骤 (2)4 指令流水线（ARM指令） (3)4.1 三级指令流水线 (3)4.2 五级指令流水线 (5)4.3 六级指令流水线 (6)4.4 其它级指令流水线 (6)1参考文献1.1内部参考文献内部参考文献指的是周方辉自生的百度博文中的文件。
无内部参考文献。
1.2外部参考文献外部参考文献指的是相对于上述内部参考文献以外的文件。
无外部参考文献2名词解释CPI：指令周期数，一段时间内走过的指令时钟数除以被执行的指令条数，CPI>=1。
F：Fetch的缩写，取指令的意思，用在分析指令流水线中。
D：Decode，解指令码，用在分析指令流水线中。
E：Execute，执行指令，用在分析指令流水线中。
M：Memory，内存操作。
W：W riteback回写。
S：Stall，拖延clock。
L：Linkret，连接返回。
A：Adjust，调整流水线。
DI：Decode IRQ解析中断指令。
EI：Execute IRQ执行中断指令。
I：Interlock，内部锁状态。
3指令执行三步骤一般计算机指令码与数据码没有区别，存在内存中，都属于二进制数字信息。
指令码和数据码的区别是一般用PC指针从内存中读取的数据为指令码，否则就当数据码处理。
到目前为止，一般计算机执行指令是用CPU部件来执行的，通常分成：1、获取指令，通过PC指针，从内存中获取指令码；2、解析指令，使用CPU内部的指令解码器对指令码进行解析，从而得知指令功能。
3、执行指令，按照解码器得知的功能，CPU调用相应部件来执行该条指令。
三个步骤完成，我们可以抽象理解成，每条指令都通过：取指令模块——>解析指令模块——>执行指令模块，这三个模块。
如下图所示：这三个步骤的协调工作是依靠指令时钟来推动完成的，，指令时钟并不等于CPU的时钟，一个指令时钟可能有几个CPU时钟组成，这看具体的CPU而定。
第六章流水线习题答案
第六章指令流水线答案(3，6，7，10)3.假定在一个五级流水线（如图7.5所示）处理器中，各主要功能单元的操作时间为：存储单元：200ps；ALU和加法器：150ps；寄存器堆读口或写口：50ps。
请问：（1）若执行阶段EX所用的ALU操作时间缩短20%，则能否加快流水线执行速度？如果能的话，能加快多少？如果不能的话，为什么？（2）若ALU操作时间增加20%，对流水线的性能有何影响？（3）若ALU操作时间增加40%，对流水线的性能有何影响？参考答案：（1）ALU操作时间缩短20%不能加快流水线指令速度。
因为存储单元的时间为200ps，所以流水线的时钟周期不会因为ALU操作时间的缩短而变短。
（2）ALU操作时间延长20%时，变为180ps，比200ps小，对流水线性能没有影响；（3）ALU操作时间延长40%时，变为210ps，比200ps大，所以，流水线的时钟周期将变为210，其效率降低了（210-200)/200=5%。
6. 以下指令序列中，哪些指令对发生数据相关？假定采用“取指、译码/取数、执行、访存、写回”五段流水线方式，那么不用“转发”技术的话，需要在发生数据相关的指令前加入几条nop指令才能使这段程序避免数据冒险？如果采用“转发”是否可以完全解决数据冒险？不行的话，需要在发生数据相关的指令前加入几条nop指令才能使这段程序不发生数据冒险？addu $s3, $s1, $s0subu $t2, $s3, $s3lw $t1, 0($t2)add $t3, $t1, $t2参考答案：发生数据相关的有：第1和2间关于$s3、第2和3间关于$t2、第2和4间关于$t2、第3和4间关于$t1。
不进行“转发”处理的话，需要分别在第2、3、4条指令前加三条nop指令才能避免数据冒险。
而通过“转发”可以避免1和2、2和3、2和4间的数据相关；但第3和4间是load-use数据相关，所以无法用“转发”消除冒险，因此，需在第4条指令前加入一条nop指令。
计算机组成与体系结构——流水线相关知识点（常考计算）
计算机组成与体系结构——流⽔线相关知识点（常考计算） 流⽔线是软考中经常考的⼀部分内容，并且常以要求计算的形式出现，所以，这⾥详细总结⼀下流⽔线的相关知识点。
流⽔线的概念 流⽔线是指在程序执⾏时多条指令重叠进⾏操作的⼀种准并⾏处理实现技术。
即可以同时为多条指令的不同部分进⾏⼯作，以提⾼各部件的利⽤率和指令的平均执⾏速度。
我们都知道，在执⾏⼀条指令的过程中，最少要经历取指分析执⾏三个步骤，也就是说，假设有三个指令1 、2、 3，当我们在正常情况下，在执⾏指令1的时候，会⾸先对指令1按照以上三个步骤进⾏处理，处理完毕后在对指令2进⾏处理，以此类推。
⽽流⽔线的应⽤，就是像我们在⼯⼚中⼀样，当对指令1进⾏分析⼯作时，同时对指令2进⾏取指，继续执⾏，当指令1到达执⾏阶段时，指令2进⼊分析阶段1同时对于指令3进⾏取指处理，这样就⼤⼤增加了对于时间的利⽤率。
流⽔线的计算 1、流⽔线的执⾏时长 ①关于流⽔线的周期，我们需要知道的是，流⽔线周期（△t）为指令执⾏阶段中执⾏时间最长的⼀段。
②流⽔线的计算公式为： 完成⼀条指令所需的时间+（指令条数-1）*流⽔线周期，在这个公式中，⼜存在理论公式和实践公式。
理论公式： 实践公式：（k+n-1）*△t k为⼀条指令所包含的部分的多少 例题：若指令流⽔线⼀条指令分为取指、分析、执⾏三个阶段，并且这三个阶段的时间分别为取指1ns，分析2ns，执⾏1ns，则流⽔线的周期为多少？100条指令全部执⾏完毕需要执⾏的时间是多少？ 分析：上⾯已经说过，流⽔线的周期为花费时间最长的阶段所花费的时间，所以流⽔线的周期就是2ns。
根据理论公式，T=（1+2+1）+（100-1）*2=4+99*2=202ns 根据实践公式，T=（3+100-1）*2=204ns 在这⾥，需要注意的是，因为流⽔线的理论公式和实践公式的结果不⼀样，但是在考试过程中可能都会考到，所以，在应⽤时，先考虑理论公式，后考虑实践公式。
计算机组成原理中的指令流水线与超标量
计算机组成原理中的指令流水线与超标量计算机组成原理是计算机科学中的重要概念之一，它研究了计算机的硬件组成和工作原理。
其中，指令流水线和超标量技术是提高计算机性能的重要手段。
本文将介绍指令流水线和超标量技术的基本原理，并讨论它们在计算机系统中的应用。
一、指令流水线指令流水线是一种将指令执行过程分为多个阶段，并且在每个阶段中同时执行多条指令的技术。
通过将指令执行过程划分为多个独立的阶段，可以使得指令在执行过程中能够重叠进行，从而提高了计算机的运行速度。
指令流水线通常包括取指、译码、执行、访存和写回这五个阶段。
在每个时钟周期中，各个阶段同时执行不同的指令，以提高整个系统的效率。
每个指令在通过流水线的各个阶段时，都经历了不同的处理过程，最终完成指令的执行。
指令流水线的优点在于它可以充分利用计算机资源，提高处理器的性能。
然而，指令流水线技术也存在一些问题，例如流水线冲突和分支预测错误。
流水线冲突指的是由于数据相关性等原因导致指令无法按照顺序执行，而需要等待前一条指令完成。
分支预测错误则是指在程序执行过程中，由于分支指令的条件未知，导致指令流水线中的指令被误判，从而浪费了计算资源。
二、超标量技术超标量技术是指在一个时钟周期内同时发射多条指令，并且在多个功能部件上同时执行这些指令的技术。
相比于指令流水线，超标量技术更进一步地提高了计算机的性能。
超标量技术的核心是多发射和多功能部件。
多发射指的是在一个时钟周期内同时发射多条指令到流水线中。
多功能部件则是指在处理器中使用多个功能部件，以同时执行多条指令，从而提高计算机的性能。
超标量技术的优点在于它可以同时执行多条指令，提高计算机处理的并行性。
通过在一个时钟周期中同时发射多条指令，并在多个功能部件上执行这些指令，可以充分利用计算机资源，提高处理器的性能。
然而，超标量技术也存在一些问题，例如硬件复杂度和资源分配等。
由于需要同时执行多条指令，并且在多个功能部件上执行，因此需要更多的硬件资源来支持。
指令流水线的计算
若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是t取指=2ns ，t 分析=2ns，t 执行=1ns。
则100 条指令全部执行完毕需 (4) ns。
(4)A．163 B．183 C．193 D．203 答案：D本类题有两类:第一类是各指令段,有同步时间,即有指令流操作周期.当某指令段执行完毕后,必须等到下一个操作周期来临时,才能执行下一条指令的相同段.第一题与2005年的题就是这样.其计算公式是:(指令所分段数-1)*指令流操作周期 +指令数*指令流操作周期.第二类是各指令段,没有同步时间,每段执行完毕,不需要等待,直接执行下一条执令相同的段.2006的题就是这个.其计算方法是第一条指令执行时间+(指令数-1)*各指令段执行时间中最大的执行时间==========================================================本题为第二类：（2+2+1）+（100-1）*2=203指令流水线的计算1.现有四级指令流水线，分别完成取指、取作的时间依次为数、运算、传送结果四步操作。
若完成上述操9ns、10ns、6ns、8ns。
则流水线的操作周期应设计为（1）n s。
（1）A．6B．8C．9D．10试题解析：取最大的那个微指令时间作为流水线操作周期。
答案：D2.若每一条指令都可以分解为取指、分析和执行三步。
已知取指时间t取指=4△t，分析时间t分析=3△t，执行时间t执行=5△t。
如果按串行方式执行完100条指令需要（2）△t。
如果按照流水方式执行，执行完100条指令需要（3）△t。
（2）A．1190B．1195C．1200D．1205（3）A．504B．507C．508D．510试题解析：串行执行时，总执行时间=100×（t取指+ t分析+ t执行）=100×12△t=1200△t。
连续两条指令的执行时间差为t执行= 5△t，因此100条指令的总执行时间=（t取指+ t分析+ t执行）+99×t执行= 507△t。
计算机组成原理——指令流水线
计算机组成原理——指令流⽔线
计算机组成原理——指令流⽔线
1. 综述
为提⾼CPU利⽤率，加快执⾏速度，将指令分为若⼲个阶段，可并⾏执⾏不同指令的不同阶段，从⽽多个指令可以同时执⾏。
在有效地控制了流⽔线阻塞的情况下，流⽔线可⼤⼤提⾼指令执⾏速度。
经典的五级流⽔线：取址、译码/读寄存器、执⾏/计算有效地址、访问内存（读或写）、结果写回寄存器。
流⽔线阻塞的情况有三种（）：
1. 结构相关：指令重叠执⾏的过程中，硬件资源满⾜不了指令重叠执⾏的要求，发⽣资源冲突，这时将产⽣结构相关。
解决的办法是增加硬件资源，如解决访存冲突就采⽤指令Cache和数据Cache分离的哈弗结构。
2. 数据相关：当⼀条指令需要前⾯某条指令的执⾏结果，⽽两者正在并⾏执⾏的情况下，将产⽣数据相关。
解决⽅式：数据重定向，或称为旁路技术。
3. 控制相关：有跳转语句、分⽀指令，或其他改变IP值的指令，将产⽣控制相关。
解决⽅法：分⽀预测技术，投机执⾏，延迟分⽀。
若I1和I2数据相关，如I2需要I1的结果，则I2在其译码阶段被阻塞，直到I1全部完成才恢复流动。
第六章 指令流水线
功能段
Ifetch
Reg/Dec
Exec
Mem
°与lw指令相比，少了一个写寄存器的工作。
° 除公共的两个功能段外，其余的是： ° ° Exec功能段：用于在ALU中计算主存地址 Mem功能段：将寄存器读出的数据写到主存
5.Beq指令功能段划分 Beq指令的功能： if(R[Rs]=R[Rt]) then PC PC+4+(SignExt(imm16)×4) else PC PC+4
A
B
C
D
如果让你来管理洗衣店，你会如何安排？
Pipelining: It’s Natural !
Sequential Laundry（串行方式） 6 PM 7 8 9
Time
10
11
Midnight
30 40 20 30 40 20 30 40 20 30 40 20
T a s k O r d e r
流水线中的控制信号
° 在取数/译码（Reg/Dec）阶段产生本指令每个阶段的所有控制信号 • Exec信号 (ExtOp, ALUSrc, ...) 在1个周期后使用 所以，控制信号 • Mem信号 (MemWr, Branch) 在2个周期后使用 也要保存在流水 段寄存器中！ • Wr信号 (MemtoReg, RegWr) 在3个周期后使用
完成 一条指令
5个时间单位
串行执行
流水
5× 4 ＝ 20 个时间单位
8个时间单位
6.1.2 适合流水线的指令集特征
°具有什么特征的指令集有利于流水线执行呢？ • 长度尽量一致，有利于简化取指令和指令译码操作 MIPS指令32位，下址计算方便: PC+4 X86指令从1字节到17字节不等，使取指部件极其复杂 MIPS指令的rs和rt位置一定，在指令译码时就可读rs和rt的值
流水线机制
Page 5
数据相关
同时执行的多条指令间出现对同一单元的“先写后读”的要求.
解决方法： (1)后推法.推迟读数据的操作. (2)设置相关与用通路，要读的操作数直接从数据处理部件得到，而丌是存 入后再读取，这样指令能流动起来。
Page 6
程序转移
在大多数流水线机器中，当遇到条件转移指令时，确定转移不否的条件码 往往由条件转移指令本身或由它前一条指令形成，只有当它流出流水线时 ，才能建立转移条件并决定下条指令地址。因此当条件转移指令进入流水 线后直到确定下一地址之前，流水线丌能继续处理后面的指令而处于等待 状态，因而影响流水线效率。 解决方法:在某些计算机中采用了“猜测法”技术，机器先选定转移分支中 的一个，按它继续取指并处理，假如条件码生成后，说明猜测是正确的， 那么流水线可继续进行下去，时间得到充分利用，假如猜错了，那么要返 回分支点，并要保证在分支点后已进行的工作丌能破坏原有现场，否则将 产生错误。编译程序可根据硬件上采取的措施，使猜测正确的概率尽量高 些。
Page 7
在某些计算机中采用了猜测法技术机器先选定转移分支中的一个按它继续取指并处理假如条件码生成后说明猜测是正确的那么流水线可继续进行下去时间得到充分利用假如猜错了那么要返回分支点并要保证在分支点后已进行的工作不能破坏原有现场否则将产生错误
计算机组成与结构——第六章 第七章 讨论课
软件2班 高秋月 20112601204
二、拓展思考
(2) 阐述流水线的机制，并思考流水线在改进效率的同时会引起 哪些问题？
1.流水线工作原理.
机器的各部分在某些周期内在进行操作，而在某些周期内是空 闲的。如果控制器调度恰当，让各个部件紧张工作，可提高计
算机运行速度---流水线结构。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
MemWr
MemtoReg
指令部件 IUnit的设计
° 第10单元指令: : lw $1, 0x100($2) 指令部件功能 You are here! 14号单元中！ Instr 随后的指令在 <- Mem[PC] Clk
PC<- PC+4
Ifetch
1 0
Reg/Dec
这里MUX 的控制信 号由其他 阶段产生 ！
Mem/Wr Register
A
Zero
Data Mem RA Do WA Di
IUnit
I
1
0
Mux
RegDst=0
ALUSrc=？ MemWr
MemtoReg
下一目标：设计执行部件(Exec Unit)
执行部件（Exec Unit）的设计
执行部件功能？ •计算内存地址 •一般ALU运算
Clk
Exec Mem You are here!
• 每个周期都有一条指令完成
• 每条指令的有效周期(CPI)为1
Store指令的四个阶段
Cycle 1 Cycle 2 Cycle 3 Cycle 4 NOOP! Store Ifetch Reg/Dec Exec Mem Wr
°Ifetch：取指令并计算PC+4
°Reg/Dec： 从寄存器取数，同时指令在译码器进行译码
°Reg/Dec:从寄存器取数，同时指令在译码器进行译码 °Exec: 执行阶段
• ALU中比较两个寄存器的大小（做减法）
• Adder中计算转移地址 °Mem: 如果比较相等, 则：
• 转移目标地址写到PC • Wr: 加一个空写阶段，使流水线更规整！
按照上述方式，把所有指令都按照最复杂 的“load”指令所需的五个阶段来划分， 不需要的阶段加一个“NOOP”操作
A
Mem/Wr Register
RegDst
ALUSrc
MemWr
MemtoReg
Load指令的地址计算阶段
Clk
° Location 10: lw $1, 0x100($2) You are功能： here! 指令已被译码，可确定执行部件的控制信号！ $1 <- Mem[($2) + 0x100]
Ifetch Reg/Dec RegWr
PC+4
PC+4 Imm busA busB Exec Unit
0 1
PC
Mem/Wr Register
Ex/Mem Register
A
Zero
Rt
Data Mem RA Do
WA
IUnit
I
1
0
Mux
Di
Rd
RegDst
ALUSrc
MemWr
MemtoReg
下面看每条指令在流水线通路中的执行过程
取指令（Ifetch) 阶段
31 26 21 16 11
• 格式少，且源寄存器位置相同，有利于在指令未知时就可取操作数
op 6 bits
rs 5 bits
rt 5 bits
rd 5 bits
6 shamt 5 bits
0
func 6 bits
若位置随指令不同而不同，则需先确定指令类型才能取寄存器编号 • load / Store指令才能访问存储器，有利于减少操作步骤，规整流水线 lw/sw指令的地址计算和运算指令的执行步骤规整在同一个周期 X86运算类指令操作数可为内存数据，需计算地址、访存、执行
• 内存中”对齐”存放，有利于减少访存次数和流水线的规整
总之，规整、简单和一致等特性有利于指令的流水线执行
R-type指令的4个阶段
Cycle 1 Cycle 2 Cycle 3 Cycle 4
R-type
Ifetch
Reg/Dec
Exec
Wr
°Ifetch: 取指令并计算PC+4 °Reg/Dec: 从寄存器取数，同时指令在译码器进行译码
ALU Control 3 ALUOp=?
ALUSrc=?
R型指令呢？
RegDes=1, ALUSrc=0 ALUop=„func‟, Extop=x
Load指令的存储器读(Mem)周期
° Location 10: lw $1, 0x100($2) $1 <- Mem[($2) + 0x100] Clk
Ch6: Instruction Pipeline 指令流水线
第一讲 流水线数据通路和控制逻辑
第二讲 流水线冒险处理 第三讲 高级流水线技术
第一讲 流水线数据通路和控制 主要内容
°日常生活中的流水线处理例子：洗衣服
°单周期处理器模型和流水线性能比较
°什么样的指令集适合于流水线方式执行 °如何设计流水线数据通路 • 以MIPS指令子集来说明
Ifetch Reg/Dec Exec ExtOp ALUOp
You are here!
功能：
Mem Branch=0
RegWr
1 0
PC+4 Imm
PC+4
IF/ID:
PC+4
PC
Mem/Wr: Load’s Data
A
Rs
Ra Rb Rt RFile Rt Rw Di Rd
Imm busA busB Exec Unit
°Exec：16位立即数符号扩展后与寄存器值相加，计算主存地址 °Mem：将寄存器读出的数据写到主存 • Wr: 加一个空的写阶段，使流水线更规整！
Beq的四个阶段
Cycle 1 Cycle 2 Cycle 3 Cycle 4
NOOP! Wr
Beq
Ifetch
Reg/Dec
Exec
Mem
°Ifetch: 取指令并计算PC+4
•计算转移目标地址
ad指令的各 控制信号取值？
RegDes=0, ALUSrc=1 ALUop=addu, Extop=1 PC+4 busA busB 32 32 32
Adder用于计算分 支指令的转移地址
Ex/Mem: Load’s Memory Address
<< 2
Adder
Target 32 Zero ALU ALUout 32 3 ALUctr
Ifetch Reg/Dec RegWr=1
1 0
功能：
Mem Branch Wr
Exec ExtOp ALUOp
PC+4 Imm Rs Ra Rb Rt RFile Rt Rw Di Rd ID/Ex Register
PC+4 Imm busA busB Exec Unit
0
IF/ID:
PC
PC+4
流水线方式下，单条指令执行时间不能缩短，但能大大提高指令吞吐率！
流水线指令集的设计
°具有什么特征的指令集有利于流水线执行呢？ • 长度尽量一致，有利于简化取指令和指令译码操作 MIPS指令32位，下址计算方便: PC+4 X86指令从1字节到17字节不等，使取指部件极其复杂 MIPS指令的rs和rt位置一定，在指令译码时就可读rs和rt的值
Instruction Memory Instruction
应保存后面阶段用到的 指令和PC+4的值！
指令在随后阶段被送出译码！ PC+4用来计算转移目标地址
不需控制信号，因为每条指令执行功能一样，是确定 的，无需根据指令的不同来控制执行不同的操作！
译码/取数（Reg/Dec）阶段
Clk
° Location 10: lw $1, 0x100($2 ) You are here! 能：$1 <- Mem[($2) + 0x100]
°如何设计流水线控制逻辑 • 分析每条指令执行过程中的控制信号 • 给出控制器设计过程 °流水线冒险的概念
单周期指令模型与流水模型的性能比较
°假定以下每步操作所花时间为： - 取指：2ns Load指令执行时间总计为：8ns - 寄存器读：1ns (假定控制单元、PC访问、信号传 - ALU操作：2ns 递等没有延迟) - 存储器读：2ns - 寄存器写：1ns °单周期模型 • 每条指令在一个时钟周期内完成 • 时钟周期等于最长的lw指令的执行时间，即：8ns • 串行执行时，N条指令的执行时间为：8Nns °流水线性能 • 时钟周期等于最长阶段所花时间为：2ns • 每条指令的执行时间为： 2nsx5=10ns • N条指令的执行时间为：(4+N)x2ns • 在N很大时，比串行方式提高约 4 倍 • 若各阶段操作均衡(例如，各阶段都是2ns)，则提高倍数为5倍。
ID/Ex Register
Store指令呢？
RegDes=x, ALUSrc=1 ALUop=addu, Extop=1
0 Mux
Branch指令呢？
RegDes=x, ALUSrc=0 ALUop=subu, Extop=1
Extender
imm 16
32 ExtOp=?
1
Ori指令呢？
RegDes=0, ALUSrc=1 ALUop=or, Extop=0
°Exec: 在ALU中对操作数进行计算
°Wr: ALU计算的结果写到寄存器
Load指令的流水线
Cycle 1 Cycle 2 Clock 1st lw Ifetch Reg/Dec Exec Mem Wr Cycle 3 Cycle 4 Cycle 5 Cycle 6 Cycle 7
2nd lw Ifetch
1 0
Exec ALUOp=？ ExtOp=？
Mem Branch
PC+4 Imm Rs Ra Rb Rt RFile Rt Rw Di Rd ID/Ex Register