一种超宽带信号模拟相关器的设计和实现

一种超宽带信号模拟相关器的设计和实现
李 明
摘 要： 采用PN码序列滑动相关的方法，给出了一种超宽带信号模拟相关器的设计方案。

讲述了该模拟相关器各个功能模块的设计过程，并根据超宽带信号的技术特点，设计并实现了基于该模拟相关器的超宽带通信系统基带验证平台。

关键词： 超宽带；脉冲；时间积分相关器；PN码
目前在短距离无线通信领域中，一种新技术引起了人们的广泛关注，这就是超宽带无线通信技术UWB(Ultra-WideBand)。

与蓝牙(bluetooth)、HomeRF以及IEEE 802.11(即Wi-Fi)相比，UWB具有低功耗、高带宽、低复杂度的特点，具有对信道衰落不敏感、发射信号功率谱密度低、安全性好和定位精度高等优点，非常适用于室内等密集多径场所
的高速无线接入和军事通信。

本文主要依据无载波UWB通信技术的工作原理，实现了一种超宽带信号模拟相关器的设计，并搭建了基于该模拟相关器的超宽带通信系统基带验证平台，通过发送端窄脉冲信号的扩频调制以及接收端的扩频解调，进一步验证了该模拟相关器的性能。

系统总体设计
超宽带信号模拟相关器的工作原理是通过不断调整本地PN码相位，利用时间积分相关器来实现接收信号的捕获。

图1是系统总体设计框图。

在系统总体设计方案中，“窄脉冲的产生”模块主要是模拟超宽带通信系统的接收信号；“积分清洗电路”的作用是当积分器完成一个信息码周期的积分累加并将结果送入A/D转换器后，将积分值清除，为下一次积分做准备；A/D转换好的数据送入FPGA
可编程逻辑器件，由FPGA完成门限值的判决。

FPGA可编程逻辑器件的其他功能还包括
信息码的调制解调等。

工作时首先在一定范围内选定一个初始相位，在这个初始相位下将本地PN码序列和输入的接收信号相乘，再进行一个信息码周期的积分累加。

然后将结果与事先设定的门限进行比较，如果符合门限要求则开始接收信号的扩频解调；如果不符合门限要求则本地码序列移动一定数量的码片，重复上述过程。

硬件电路设计
相关模板信号转换电路的设计
由于在超宽带信号模拟相关器中，模拟乘法器和高速A/D转换器对输入信号的电平幅度有要求，因此产生好的窄脉冲信号不能直接进入相关器，需要进行相关模板信号的转换。

模拟乘法器(AD835)对输入信号电平的要求是-1V～+1V，这样相关模板信号转换的工作就是将窄脉冲信号的电平调整到该范围中。

具体方案是：通过高速运算放大器对
窄脉冲信号作电平加减和缩放运算。

系统选择了ADI公司的AD8002AR 。

AD8002AR是低功耗、高速电流反馈型运算放大器[1]。

信号带宽可达600MHz，转换速率1200V/μs。

若窄脉冲幅度范围在-0.5V～+2.2V 之间，可以计算出中心点电平为0.85V。

用运放先将最低点电平移至0V，再将信号整体缩放到0V～+1V之间。

图2是其信号转换电路原理图。

模拟乘法器的设计
模拟乘法器中选择AD835。

其主要性能指标如下[2]：工作带宽250MHz；模拟输入范围为±1Ｖ；带符号差分输入方式，输出按四象限乘法结果表示；信号建立时间20ns；转换速率1000V/μs。

模拟乘法器AD835的功能原理框图如图3所示。

图4是AD835的
典型应用电路图。

由电路图的连接关系，可以列出输出信号W的表达式：
因器件的固有特性，一般U取值为1.05V，为了能让U′=1V，经过计算可以得出R1的阻值应是R2阻值的20倍以上，根据图4中的参数，R1=2kΩ，通过调整的R2的阻值为200Ω，U′的取值范围应在0.95V～1.05V之间。

相关积分器的设计
本系统的相关积分器由积分器、积分清洗器和A/D模数转换电路三部分组成。

下面
分别讲述它们的设计过程。

积分器的设计
图5是采用电容性负载的Howland电流源，亦称“Deboo”积分器[3]。

这是一种采用双极或单极电源的非反相积分器，具有以地为基准电位的输入和输出。

本系统对积分器的要求是频率响应快、积分精度高。

为提高系统稳定性，在设计实际电路时，通过增加匹配反馈电路对“Deboo”积分器作了进一步改进。

图6是改进后的“Deboo”积分器电路。

改进后的电路采用相匹配的双运放结构，与单运放相比能很好地弥补因器件固有特性引起的偏差，这里的运算放大器选用ADI公司的AD8004AR。

积分清洗器的设计
积分清洗器的作用是在相关器完成一个PN码周期的积分后打开积分清洗器，释放积分电容上的电荷，为下一次积分作准备。

在设计中主要考虑以下两点：一是清洗时间要尽可能短；二是清洗要彻底。

在本系统中，一个占空比为12.5%的窄脉冲信号，周期是32ns，开关电路的设计目标是在32ns内能完成一次清洗动作。

通过测试，选用ADI 公司的模拟开关ADG749BKS，它是单刀双掷单片集成高速CMOS模拟开关，主要性能参数
如下[4]：导通电阻R ON=2.5Ω；导通平滑阻抗R FLAT(ON)=0.75Ω；信号建立时间t ON=7ns、
t OFF=3ns。

根据ADG749BKS的逻辑控制关系和改进后的“Deboo”积分器电路，设计的积分清洗电路如图7所示。

充电电阻R的输入端Vin与模拟乘法器的输出端相连接，另一端连接模拟开关的S2；ADG749BKS的1脚逻辑控制端IN与FPGA相连接；积分电容C与模拟开关的公共端D以及“Deboo”积分器电路相连接。

在滑动相关器开始工作的同时，FPGA 控制端输出高电平，模拟开关断开S1，接通S2，这样相关结果通过充电电阻R和模拟开关导通电阻RON对积分电容C进行充电，“Deboo”积分器电路开始工作。

在积分时间接近一个PN码周期的结束时刻，FPGA控制端再次输出低电平时，接通S1，断开S2，在非常短的时间内释放掉积分电容C上的电荷，完成积分清洗工作。

高速A/D转换电路的设计
由于本系统低占空比窄脉冲信号在相关积分时，有效积分时间短，积分结果不宜分辨，因此模数转换器件的量化精度越高越好。

系统选用ADI公司的AD9059。

AD9059是8-bit单片双通道模数转换器[5]，主要由2个跟踪/保持电路(T/H)、2个模数转换器(ADC A、ADC B)和一个2.5V的基准电源等组成，实际设计时，使用了AD9059的一个转换通道，编码时钟ENCODE的信号由FPGA编程产生。

当PN码序列开始滑动相关积分后就启动模数转换电路，在积分的过程中模数转换电路一直工作，在积分清洗器发出清洗脉冲的同一时刻，FPGA读入A/D转换好的数据，进行门限判决。

模拟相关器的实现和测试
窄脉冲生成和相关积分器的实现和测试
本系统采用可编程逻辑器件，通过编程的方法实现窄脉冲的产生。

窄脉冲实测波形如图8所示。

其有效脉冲宽度约4～5ns，占空比12.5%，与仿真结果十分符合。

根据积分的时间定为32个窄脉冲的总体时间，即32×32=1 024ns。

模拟开关电路保护电阻R5的取值略大于导通电阻RON约10Ω。

概略计算出积分电容C的容值和充电电阻R的阻值，这里C=330pF，R=5.1kΩ。

积分清洗的实测波形如图9所示，其中曲线1代表积分波形，曲线2代表模拟开关逻辑控制端IN的清洗脉冲。

从曲线1的变化可以看出积分清洗的效果非常理想，在预定的时间内积分电容C上的电荷能够完全释放。

模拟相关器的全系统测试发端信息码扩频调制
本系统针对超宽带通信的特点，采用无载波的调制方案，即信息码与PN码序列运算后，产生的扩频序列不经过载波调制而直接发送出去。

图10是发端信息码扩频调制
原理框图。

PN码序列的周期定为32位，信息码由FPGA编程产生，信息速率为一个PN码序列周期，即125/(4×32)=0.976 562 5MHz。

在已经产生的m序列中，每一符号位的周期是32ns，占空比100%。

如图11所示，将m序列同窄脉冲相与，由于窄脉冲的周期是32ns，占空比12.5%，当m序列的符号位为逻辑1时，即可得到相同特征的窄脉冲。

由于在m 序列的符号位为逻辑0时，两信号相与后窄脉冲被平滑掉了，这样在进行相关积分时，有效的积分区域相应减小，不利于门限判决。

本系统对上述方案进行了改进。

在m序列的符号位为逻辑1时，维持原设计方案；在m序列的符号位为逻辑0时，将窄脉冲的位置向后时延20ns。

根据脉冲位置的不同可以生成两种形式的PN码序列模板：“块0模板”和“块1模板”。

它们的区别在于“块0模板”中逻辑1对应的脉冲位置，在“块1模板”中由逻辑0对应的脉冲位置来表示。

图11是使用Quartus II进行仿真的波形，图中信号impulse表示m序列，信号source表示PN码序列模板中的“块0模板”。

信号pncode表示PN码序列模板中的“块1模板”。

在发端信息码扩频调制时，当信息码的符号位为0时，发送“块0模板”序列；当信息码的符号位为1时，则发送“块1模板”序列。

收端信息码扩频解调
为能在滑动相关中取得最大相关峰，根据PN码序列相关模板信号宽度的统计分析，相关模板信号的宽度设计与接收到的PN码序列信号宽度相当。

PN码序列的周期是32
位，一次相关积分的时间为1 024ns。

在解调过程中，每次相位滑动的幅度定为一个系统时钟周期，即8ns。

模拟信元和本地PN码序列相关模板信号由不同的编程模块产生，而且信号发出的启始时刻不相同。

接收端采用不断改变本地PN码序列启动时延的方法，实现相位滑动。

解调时，当模拟信元和本地PN码序列不相关时，积分器的输出结果基本保持在同一电压范围；当本地PN码序列的相位滑动到与模拟信元一致时，会有相关峰出现。

图12中曲线1表示“块0模板”的实测信号波形。

曲线2表示“块1模板”的实测信号波形。

图13表示本地PN码序列采用“块0模板”时，实际测试的信息码解调波形和其对应的积分情况。

曲线1表示解调出的01010101测试信号波形；曲线2表示每位解调出的符号对应相关积分的情况。

从图中可以看到，发端发送符号0时，当本地“块0模板”的PN码序列的相位同发端符号0序列的相位一致时，相关积分结果出现相关峰。

通过基于该模拟相关器的超宽带通信系统基带验证平台，实现了发端窄脉冲信号的扩频调制以及收端的扩频解调，实际的测试结果与理论分析相符，进一步验证该模拟相
关器的性能符合设计要求。

参考文献
[1] Analog devices dual 600MHz，50mW current feedback amplifier.Datasheet.
[2] Analog devices AD835-250MHz，voltage output 4-Quadrant multiplier datasheet.
[3] Maxim/Dallas application note 1155 consider the 'Deboo' single－supply
integrator Jul 29，2002
[4] Analog devices ADG749-CMOS low voltage 2Ω SPDT switch in
SC70 package.Datasheet.2002.
[5] Analog devices AD9059 dual 8-bit，60 MSPS A/D converter data sheet(REV.A)
2003.。