第二章 门电路 数字电路基础

合集下载

(数字电子技术基础)第2章. 门电路

(数字电子技术基础)第2章. 门电路
(2-13)
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration), 每片组件内包含10~100 10~100个元件 Integration), 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration),每片组件内含100~1000 100~1000个元件 Integration),每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration), 每片组件内含1000~100 000个 Integration), 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration), 每片组件内含100 000个元件 Integration), 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。

+5V
R1
T1
T5 R3

(2-30)
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
(2-31)
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL(max) IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时,输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时, 输出 不再是高电平。 不再是高电平。

数字电路第2章 门电路

数字电路第2章 门电路

2)输入负载特性 (ui R )
R1 3k b1 A B C T1 R2 750 R4 100
+5V
c1
T3
T2
3k
T4
R5 T5
F
ui
V
R
R3
360


R较小时 设:T2、T5 截止
A B C
R1 3k b1
+5V
R4
R2


c1
T1
T2
R5

T3

T4 F T5
R
ui
R3
R (5 U ) 4.3R ui be1 R1 R 3 R
I BS vcc vCES 5 0.3 mA 0.094mA βRc 50 1
V CC = +5V Rc iC 1kΩ vo c R b 10kΩ b β = 40 iB e
②vi=0.3V时,iB=0,三极管 工作在截止状态,ic=0。因 为ic=0,所以输出电压: vo=VCC=5V
IB 0
IC 0
VCE VCC
7
三极管的开关特性
+UCC 3V 0V RB RC uO T
+UCC
RC 3V
饱和时, VCE ≈ 0,C、 E极间电阻 很小 0V 截止时, IC ≈ 0,C、 E极间电阻 很大
C E
uO 0
相当于 开关闭合
ui
饱和 截止
+UCC RC
C E
uO UCC
避免!
0V 0
VL(max)
低电平
分立元件门电路和集成门电路:
分立元件门电路:用分立的元件和导线连 接起来构成的门电路。简单、经济、功耗低, 负载差。 集成门电路:把构成门电路的元器件和连 线都制作在一块半导体芯片上,再封装起来, 便构成了集成门电路。现在使用最多的是CMOS 和TTL集成门电路。

第二章门电路

第二章门电路

1 高电平
0 高电平
由门电路种类等决定
低电平 0
低电平 1
正逻辑体制
负逻辑体制
路 门 电
门电路分类:
路分 立 元 件 门 电
因其体积大,可靠性低等缺点,现已不用
TTL (Transistor-Transistor Logic Integrated Circuit )
晶体管-晶体管逻辑集成电路 双极型
缓,趋于“饱和”。 ③ 截止区:条件VBE = 0V, iB = 0, iC = 0, c—e间“断开” 。
iC f (VCE )
三、双极型三极管的基本开关电路
只要参数合理: VI=VIL时,T截止VO=VOH VI=VIH时,T导通,VO=VOL
工作状态分析:
(1) 设VI VIL 0, 则VBE VTH
结电容(D和T)的存在,和分布电容的影响
二、电源的动态尖峰电流
ICCL
iB1 iC2

VCC vB1 VCC vC2
R1
R2

5 4
2.1 103

51 1.6 103
3.2mA
ICCH

iB1

VCC vB1 R1

5 0.9 4 103
1mA
2、动态尖峰电流
A BY 0 00 0 10 1 00 1 11
2.1.3 二极管或门
设VCC = 5V 加到A,B的 VIH=3V
VIL=0V 二极管导通时 VTH=0.7V
A BY
0V 0V 0V
规定2.3V以上为1
0V 3V 2.3V
3V 0V 2.3V 0V以下为0
3V 3V 2.3V

2第二章 门电路

2第二章 门电路
(2-21)
3.抗干扰能力
TTL门电路的输出高低电平不是一个值,而是一个范围。 同样,它的输入高低电平也有一个范围,即它的输入信号 允许一定的容差,称为噪声容限。
低电平噪声容限 VNL=VOFF-VOL(max)=0.8V-0.4V=0.4V = ( ) 高电平噪声容限 VNH=VOH(min)-VON=2.4V-2.0V=0.4V = ( )
R1
R2
+VCC +5V +V ′CC T2 RC Y T4
A T1 B
D1 D2
外 接
+V ′CC RC
A B
&
Y
AB
R3
OC 门必须外接负载电阻 和电源才能正常工作。 和电源才能正常工作。
(2-42)
1. OC门可以实现“线与”功能 门可以实现“ 门可以实现 线与”
+V ′CC +V ′CC G1 & Y1 RC Y +VCC A T1 B T2 Y1 T4 C D +VCC C D T′1 ′ T′2 ′ Y2 T′4 ′ RC 线与 A Y B
(2-10)
(2-11)
7400是一种典型的 与非门器件, 7400是一种典型的TTL与非门器件, 内部含有4个 2输入端 是一种典型的 与非门器件 内部含有4 与非门,共有14个引脚。引脚排列图如图所示。 14个引脚 与非门,共有14个引脚。引脚排列图如图所示。
(2-12)
2. 4. 1 TTL与非门的工作原理 与非门的工作原理
• •
+5V
R4
R2

c1
T1
全导通
T2
≈1V T3 R5

数字电子线路基础第二章 门电路

数字电子线路基础第二章 门电路

I BS 0.094mA
因为iB>IBS,三极管工作在 饱和状态。输出电压: uo=UCES=0.3V
因为0<iB<IBS,三极管工作在放大 状态。iC=βiB=50×0.03=1.5mA, 输出电压: uo=uCE=UCC-iCRc=5-1.5×1=3.5V
3、场效应管的开关特性 +VDD
iD (mA) iD (mA) uGS=10V 8V 6V 4V 2V 0 UT uGS(V) 0 uDS(V)
uY
0V 4.3V 4.3V 4.3V
D1 D2 截止 截止 截止 导通 导通 截止 导通 导通
Y=A+B
A B
≥1
Y
3、三极管非门
+5V
1k Ω
三极管临界饱和时 的基极电流为:
I BS 5 0.3 0.16 mA 30 1
A
4.3k Ω
Y
β =40
A
1
Y
iB>IBS,三极管工作 在饱和状态。输出电 压uY=UCES=0.3V。
RD G ui
D
S
ui
工作原理电路 截止状态 G +VDD
转移特性曲线
输出特性曲线 +VDD
RD
D uo=+VDD S
导通状态
G ui>UT
RD
D S uo≈0
ui<UT
2.2 分立元件门电路
1、二极管与门
+VCC(+5V) R 3kΩ
A
0 0 1 1
B
0 1 0 1
Y
0 0 0 1
5V 0V
D1 A D2 B
D + + - 0.7V ui =5V RL - + u u oo -

数字电子技术基础第三版第二章答案

数字电子技术基础第三版第二章答案

第二章逻辑门电路第一节重点与难点一、重点:1.TTL与非门外特性(1)电压传输特性及输入噪声容限:由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况,同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。

开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。

关门电平U OFF是保证输出电平为最小高电平时,所允许的输入低电平的最大值。

(2)输入特性:描述与非门对信号源的负载效应。

根据输入端电平的高低,与非门呈现出不同的负载效应,当输入端为低电平U IL时,与非门对信号源是灌电流负载,输入低电平电流I IL通常为1~1.4mA.当输入端为高电平U IH时,与非门对信号源呈现拉电流负载,输入高电平电流I IH通常小于50μA。

(3)输入负载特性:实际应用中,往往遇到在与非门输入端与地或信号源之间接入电阻的情况,电阻的取值不同,将影响相应输入端的电平取值。

当R≤关门电阻R OFF时,相应的输入端相当于输入低电平;当R≥ 开门电阻R ON时,相应的输入端相当于输入高电平。

2.其它类型的TTL门电路(1)集电极开路与非门(OC门)多个TTL与非门输出端不能直接并联使用,实现线与功能.而集电极开路与非门(OC门)输出端可以直接相连,实现线与的功能,它与普通的TTL与非门的差别在于用外接电阻代替复合管.(2)三态门TSL三态门即保持推拉式输出级的优点,又能实现线与功能。

它的输出除了具有一般与非门的两种状态外,还具有高输出阻抗的第三个状态,称为高阻态,又称禁止态.处于何种状态由使能端控制.3.CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路,由此可以构成各种CMOS逻辑电路。

当CMOS反相器处于稳态时,无论输出高电平还是低电平,两管中总有一管导通,一管截止,电源仅向反相器提供nA级电流,功耗非常小。

CMOS器件门限电平U TH近似等于1/2U DD,可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。

数字电路第2章逻辑代数基础及基本逻辑门电路

数字电路第2章逻辑代数基础及基本逻辑门电路
AB+AC+ABC+ABC = = AB+ABC)+(AC+ABC) ( = AB+AC
(5)AB+A B = A (6)(A+B)(A+B )=A 证明: (A+B)(A+B )=A+A B+AB+0 A( +B+B) = 1 JHR A =
二、本章教学大纲基本要求 熟练掌握: 1.逻辑函数的基本定律和定理; 门、 2.“与”逻辑及“与”门、“或”逻辑及“或”
“非”逻辑及“非”门和“与”、“或”、“非” 的基本运算。 理解:逻辑、逻辑状态等基本概念。 三、重点与难点 重点:逻辑代数中的基本公式、常用公式、 基本定理和基本定律。
JHR
难点:
JHR
1.具有逻辑“与”关系的电路图
2.与逻辑状态表和真值表
JHR
我们作如下定义: 灯“亮”为逻辑“1”,灯“灭”为逻辑“0” 开关“通”为逻辑“1”,开关“断”为逻辑 “0” 则可得与逻辑的真值表。 JHR
3.与运算的函数表达式 L=A·B 多变量时 或 读作 或 L=AB L=A·B·C·D… L=ABCD… 1.逻辑表达式 2.逻辑符号
与非逻辑真值表
Z = A• B
3.逻辑真值表
逻辑规律:有0出1 全1 出0
JHR
A 0 0 1 1
B 0 1 0 1
Z 1 1 1 0
二、或非逻辑 1.逻辑表达式 2.逻辑符号
Z = A+ B
先或后非
3.逻辑真值表
JHR
三、与或非逻辑 1.逻辑表达式 2.逻辑符号
1.代入规则 在任一逻辑等式中,若将等式两边出现的同 一变量同时用另一函数式取代,则等式仍然成立。
JHR
代入规则扩大了逻辑代数公式的应用范围。例如摩 根定理 A+B = A ⋅ B 若将此等式两边的B用B+C 取代,则有

数字电路基础:与门电路

数字电路基础:与门电路

数字电路基础:与门电路
从小巧的手表,到复杂的电子计算机,它们的许多元件被制成的形式,即把几十、几百,甚至成干上万个电子元件制作在一块片或绝缘片上。

每种集成都有它独特的作用。

有一种用得最多的集成电路叫门电路。

常用的门电路有与门、非门、与非门。

什么是与门电路
“门”顾名思义起开关作用。

任何“门”的开放都是有条件的。

例如.一名同学去买书包,只买既好看又给买的,那么他的家门只对“好看”与“坚固”这两个条件同时具备的书包才开放。

门电路是起开关作用的集成电路。

因为开放的条件不同,而分为与门、非门、与非门等等。

与门
我们先学习与门,在这之前请大家先看图1,懂得什么是高电位,什么是低电位。

图2甲是我们试验用的与用的与门,它有两个输入端A、B和一个输出端。

图15-17乙是它连人电路中的情形,发光是用来显示输出端的电位凹凸:输出端是高电位,二极管发光;输出端是低电位,二极管不发光。

试验
照图3甲、乙、丙、丁的挨次做试验。

图中由A、B引出的带箭头的弧线,表示把输入端接到高电位或低电位的导线。

每次试验按照二极管是否发光,判定输出端电位的凹凸。

第1页共2页。

数字电子技术基础ppt课件

数字电子技术基础ppt课件

R
vo K合------vo=0, 输出低电平
vi
K
只要能判
可用三极管 代替
断高低电 平即可
在数字电路中,一般用高电平代表1、低 电平代表0,即所谓的正逻辑系统。
2.2.2 二极管与门
VCC
A
D1
FY
B
D2
二极管与门
A
B
【 】 内容 回顾
AB Y 00 0 01 0 100 11 1
&
Y
2.2.2 二极管或门
一般TTL门的扇出系数为10。
三、输入端负载特性
输入端 “1”,“0”?
A
ui
RP
R1 b1
c1
T1
D1

R2

T2

R3
VCC

R4
T4 D2

Y
T5

简化电路
R1
VCC
ui
A ui
T1
be
RP
2
be 0
RP
5
RP较小时
ui
RP RP R1
(Vcc Von )
当RP<<R1时, ui ∝ RP

R4
T4 D2

Y
T5

TTL非门的内部结构

R1
R2
A
b1 c1
T1

T2
D1

R3
VCC

R4
T4 D2

Y
T5

前级输出为 高电平时

R2
R4
VCC
T4 D2

数字电子技术第二章门电路讲解

数字电子技术第二章门电路讲解

Vcc
R
Vo Vcc
Vi
K
只要能判断高 低电平即可
1
可用三极
0
管代替 0V
K开------Vo=1, 输出高电平 K合------Vo=0, 输出低电平
2.1半导体二极管门电路 半导体二极管的结构和外特性 (Diode)
• 二极管的结构: PN结 + 引线 + 封装构成
P
N
2.1.1二极管的开关特性:
③ 截止区:条件VBE = 0V, iB = 0, iC = 0, c—e间“断开” 。
iC f (VCE )
三、双极型三极管的基本开关电路
只要参数合理:
VI=VIL时,T截止,VO=VOH VI=VIH时,T导通,VO=VOL
四、三极管的开关等效电路
截止状态
饱和导通状态
五、动态开关特性
从二极管已知, PN结存在电容效 应。
(2)输出的高低电平受输入端数目的影响
输入端越多,VOL 越高,VOH 也更低 (3)使T2、T4的VGS 达到开启电压时, 对应的VI 值不同
解决方法
或非门 缓冲器 与非门
Y ABC ABC A B C
二 漏极开路的门电路(OD门)
1.可将输出并联使用,实现线与 或用作电平转换、驱动器
二、电压传输特性
CD段:转折区 VI VTH 1.4V , 所以VB1 2.1V T2 ,T5同时导通,T4截止,所以VO迅速 VOL 0 DE段:饱和区 VI继续,而VO不变 VO VOL
• 需要说明的几个问题: ①T2的输出VC 2和Ve2变化方向相反,故称倒相级。
2.3 CMOS门电路
2.3.1MOS管的开关特性氧化物层 金属层

数字电路-门电路

数字电路-门电路

八、TTL门的动态特性:
传输延迟时间:输出波形相对于输入波形滞后的时间:50ns
通常把输出电压由高电平变为低电平的传输延迟时间记作tPHL, 由低电平变为高电平的传输延迟时间记作tPLH。
在此TTL非门中,由于输出管T5工作在深度饱和状态,所以 tPLH>tPHL。 一般在器件手册上给出的是平均传输延迟时间tpd。 其定义为:tpd=(tPHL+tPLH)/2
正逻辑:用高电平表示逻辑1,用低电平表示逻辑0 负逻辑:用低电平表示逻辑1,用高电平表示逻辑0
Vcc
Vo VI
S
2.2 半导体二极管和三极管的开关特性 2.2.1 半导体二极管开关特性
2.2.2、晶体三极管开关特性
截止区时,内阻很大,相当于开关断开状态; 饱和区时,内阻很低,相当于开关接通状态。
饱和区 iC (mA)
i CS
Nቤተ መጻሕፍቲ ባይዱ
iBS 放大区
Vi
Vo
Q iBQ
iB VBE
0 VCES 截止区
M ICEO VCC VCE (V)
VBE<VT
IB=ICBO≈0 IC=ICEO≈0 VCE≈VCC
VBE=VBES=0.7V
IC=ICS VCE=VCES≈0.2V
IB

I BS

VCC
Rc
二、三极管的开关时间:
实际中,晶体三极管也是有惰性的开关,截止状 态和饱和状态之间的转换不能在瞬间完成。
四、输入特性:
+VCC R1 4k II
Vi
T1
be2
D1
be5
当VI<0.6v时,T2和T5管截止, 当VI=VIL=0.3v时, 输入低电平电流为

电子技术基础数字部分第二章逻辑门电路经典课件

电子技术基础数字部分第二章逻辑门电路经典课件

V5
A
V1
V2
F 输出管
V3
R2
输入级
中间级 (推拉式)输出级
(中间放大且驱动互补输出)
(1)A=1时,V1管处于发射结与集电结倒置使用放大状态,V2、V3导通,V4截止,有F=0;
VCC
+2.5V
高电平箝位电路提高输出的正向抗干扰能 力;(低电平输入时正向波动导致V导通,
但只要仍有IQ的存在即VZ导通,仍可以保证 高电平输出)
加速电容
A
提高低电平输入的 正向抗干扰能力
IRC RC
VZ
IQ
Cb
F
Rb
V
R' VCC
饱和的深度提高高电平输入时的负向抗干扰能力; 但饱和深度又降低了开关速度,增加了电路损耗;
1、逻辑非:某件事物发生的条件与结果相反的逻辑关系。 2、非门:实现逻辑非运算,且单端输入单端输出的电路。
3、BJT非逻辑电路基本结构及工作原理
VCC
Rb
A
RC
V
F
电位表
VA VF V 0V 5V 止 5V 0.3V 通
4、非门符号
1
A
F
实现了非 逻辑功能
真值表
AF 01 10
5、BJT非逻辑电路改进
CMOS负载
V OH(min)/V TTL负载
CMOS负载
V OL(max)/V TTL负载
VDD/VCC/V tpd/ns PD/mW NO VNH/V VNL/V
CMOS
74HC 74HCT
0.001 -0.001 -0.02
-4
0.001 -0.001 -0.02
-4
0.02

数字电子技术基础第二章门电路课件

数字电子技术基础第二章门电路课件
内内电电场场
IF
外加的正向电压有一 部分降落在PN结区,方 向与PN结内电场方向相 反,削弱了内电场。于是, 内电场对多数载流子扩散 运动的阻碍减弱,扩散电 流加大。扩散电流远大于 漂移电流,可忽略漂移电 流的影响,PN结呈现低 阻性。
数字电子技术基础第二章门电路课件
反向截至
PN结 P 外电场 NN
数字电子技术基础第二章门电路课件
• PN节的动态开关特性
– 动态开关特性是指二极管由导通到截止,或由截止到 导通,瞬变状态下的特性
v
动态时,加到两边的电压突
t
然反向时,电流的变化要稍
微滞后,这是因为PN结要建
i
立起足够的电荷梯度后才有
扩散运动
t
数字电子技术基础第二章门电路课件
三极管的开关特性
数字电路中,三极管作为开关使用, 它工作在饱和区和截 止区,对应电路的两个状态
R 1A
0
&
B
&
&
Y
C
&
数字电子技术基础第二章门电路课件
【例3】 三层楼房,楼道只有一盏灯。试设计该楼道灯控制电 路。要求:在每一层均可控制开关。
开关—A、B、C
合——“1” 开——“0”
灯—Y
亮——“1” 灭——“0”
A、B、C Y
000
0
001
010
1
100
011
101 0
110 111 1
CB A Y 0 00 0 001 1 010 1 011 0 10 0 1 10 1 0 110 0 111 1
数字电子技术基础第二章门电路课件
组合逻辑电路设计
(1)根据设计要求,定义输入、输出逻辑变量,并给输 入、输出逻辑变量赋值,即用0和1表示信号的有关 状态;

数字电子技术基础第二章重点(最新版)

数字电子技术基础第二章重点(最新版)
EXIT
逻辑门电路
2.2 半导体二极管和三极管的开关特性
2.2.1 二极管开关特性
Vcc
利用二极管的单向导电
性,此电路相当于一个受外
R
加电压极性控制的开关。
D
uI
uo
二极管开关电路
假定:UIH=VCC ,UIL=0 当uI=UIH时,D截止,uo=VCC=UOH 当uI=UIL时,D导通,uO=0.7=UOL
在数字系统的逻辑设计中,若采用NPN晶体管 和NMOS管,电源电压是正值,一般采用正逻辑。 若采用的是PNP管和PMOS管,电源电压为负值, 则采用负逻辑比较方便。 今后除非特别说明,一律采用正逻辑。
EXIT
逻辑门电路
2.1 概述
二、获得高低电平的方法及高电平和低电平的含义
获得高、低电平的基本原理
--- 开关断开 --- 开关闭合
EXIT
逻辑门电路
2.2.2半导体三极管的开关特性 一、三极管的开关作用及其条件
iC 临界饱和线 放大区
uI=UIL
+ uBE
三怎极样管控为制什它么饱和I的能C(sMa开用t) T和作关开S ?关?Q
-

O UCE(sat)
三极管关断的条件和等效电路
当输入 uI 为低电平,使 uBE < Uth时,三极管截止。
一、电路结构
输入级主要由三极管 T1 、基极电
阻 R1 和钳位二极管D1组成。
D1 为输入钳位二极管输,出用级以抑制
V1
V输入扰导这2 入时电通不端,压,但出大输抑D1现于入制不V的二端了3工中负极负输作间极管电入V,5级性导压端当由R其V式起干通被的45输和中输构T倒扰电钳负入3V出成、V相。压在极5的3结组推D放,正时性-负2构成0拉、大与常,干.极7,。作信二扰V性上号极,干,输管对
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

耗尽型NMOS管的符号
(c)
输出特性曲线:
如果在栅极上加上正电 压,指向衬底的电场将 增强,沟道加宽。uGS 越大,沟道越宽,漏极 电流越大。
iD / mA +6V 4 3 2 1 5 10 (b ) 15 -3V UG S=+ 3 V 0V
当uGS<0时,电场减弱, 0 沟道变窄,漏极电流 减小。
G S D
B
增强型NMOS管的符号
(c)
(二) uDS对iD的影响(当uGS>UT且为一确定值时)
当uDS= 0时,沟道里没有电子的定向运动,iD=0; 当uDS>0但较小(uDS<uGS– UT )时 , uGD=uGS – uDS (uGD>UT),源漏极两端沟道的 厚度不相等。漏极电流iD沿沟 道产生的电压降使沟道内各点 与栅极间的电压不再相等,靠 近源极一端的电压最大,这里 沟道最厚;而漏极一端电压最 小,其值为因而这里沟道最薄。 所以iD随uDS近似呈线性变化。
综上:
增强型NMOS管在uGS<UT时,不能形成 导电沟道,管子处于截止状态; 只有当uGS≥UT时,才有沟道形成,此时在 漏-源极间加上正向电压uDS,才有漏极电流 产生。 箭头方向从P区指向N型沟道 而且uGS增大时,沟道变厚.
必须在uGS≥UT时 才能形成导电沟道 的MOS管称为 增强型MOS管。
N沟道耗尽型MOSFET
耗尽型NMOS管在制造 过程中就形成了导电沟道, 即uGS=0时就有导电沟道, 所以只要uDS > 0,漏极就 有电流。
D
掺杂在绝缘层 中的正离子 S G D
++ + + ++ + ++ + +
N+ N型沟道 P型衬底
N+
G S
B
衬底引线
耗尽型NMOS管的结构示意图 箭头方向从P型沟道指向N区
这个电场能排斥空穴而吸引电 子,因而使栅极附近的P型衬底 中的空穴被排斥,剩下不能移动 的受主离子(负离子),形成耗尽 层,同时P衬底中的电子(少子) 被吸引到衬底表面。 当uGS数值较小,吸引电子的 能力不强时,漏-源极之间仍无 导电沟道出现
3. uGS继续增加
uGS增加时,吸引到P衬底表 面的电子就增多,当uGS达到某 一数值时,这些电子在栅极附 近的P衬底表面便形成一个N型 薄层,且与两个N+区相连通, 在漏-源极间形成N型导电沟道, 其导电类型与P衬底相反,故又 称为反型层; uGS越大,电场越强,吸引到 P衬底表面的电子就越多,导电 沟道越厚,沟道电阻越小。 开始出现反型层时的栅-源电压称为开启电压,用UT表示。
O
IC 过流区

ICM
安 全

耗 区
工作 区
过 压 区
U(BR)CEO
UCE
2. 开关应用举例
(1) uI UI L 2 V
发射结反偏 T 截止
+VCC (12V) Rc + 3V 2.3 k Rb i B iC 2 k
iB 0
iC 0
T
100
+ uo

uO VCC 12 V
试判别二极管的工作 状态及输出电压。
[ 解]
+
-
uI
+
uO
-
uI U I L 2 V 二极管截止 uO = 0 V
uI U I H 3 V 二极管导通 uO = 2.3 V
二、动态特性 1. 二极管的电容效应
结电容 C j 扩散电容 C D 2. 二极管的开关时间 ton — 开通时间 toff — 关断时间
绝 缘 层 N+型半导体 P 衬 底
耗尽区 金属
衬底B
在SiO2绝缘层上 沉积出铝层并引 出栅极G。
由于管子是金属—氧化物—半导体构成, 由于栅极和源极、漏极、衬底之间相互绝缘, 故称绝缘栅场效应管。 故简称MOS场效应管。
增强型NMOS管的工作原理
(一) uGS对iD及导电沟道的控制作用 1. uGS=0
iD /mA 可 uGS = 6V 变 电 阻 恒流区 5V 区
iD /mA
4
uDS = 6V
3
(2) P 沟道
漏极 D

+VCC +

Rb
b c
Rc
+ uo=+VCC

Rb
0.7V
ui=UIHiB≥IBS
b c + +
Rc
e

0.3V
+ uo=0.3V

e

二、动态特性
3 0
uI / V
三极管饱和程度 t of f
t
-2
0.9ICS 0.1ICS 0 3 0.3 0
iC
t
uO / V
t on
t of f
转移特性曲线:
特点: ①当0 < uGS ≤UT 时,iD = 0。
尽管uGS > 0,但无栅流 ②当 uG S >UT 时,导电沟 道形成,iD > 0。 ( iD 为 10μA)
开启电 压UT
外加正栅压越大,沟道 越宽,沟道电阻越小, iD越大,NMOS管处于 导通状态 NMOS管的UT为正值,一般在 2~5V之间
-2V

uI
( 2) uI UI H 3 V
发射结正偏 T 导通
放大还是 饱和?
饱和导通条件:
VCC iB I BS Rc
Rc
+VCC +12V
2 k iC
uI uBE iB ( uBE 0.7 V) Rb
3 0.7 mA 1 mA 2.3
+ 3V 2.3 k -2V
增强型NMOS管的漏极d和源 极s之间有两个背靠背的PN结 即使加上漏-源电压uDS, 而且不论uDS的极性如何, 总有一个PN结处于反偏 状态,漏-源极间没有导 电沟道,只有很小的漂 移电流。这时漏极电流 iD≈0。
2. uGS>0 但uGS<UT (在栅-源极间加上正向电压)
栅极和衬底之间的SiO2绝缘层 中产生一个垂直于半导体表面的 由栅极指向衬底的电场;
数 字 电 子 技 术 基 础 简 明 教 程
第二章
门电路
2.1 半导体二极管、三极管和 MOS管的开关特性 2.2 分立元器件门电路 2.3 2.4 CMOS集成门电路 TTL集成门电路
概述
门电路是用来实现基本逻辑关系的电子电路, 它是数字电路中最基本的单元。 门电路的主要类型有:与门、或门、与非门、 或非门、异或门等。
t
2. 1. 4 MOS 管的开关特性 MOS(Metal – Oxide – Semiconductor) 金属 – 氧化物 – 半导体场效应管 MOSFET
特点:输入电阻可达 109 以上。 N 沟道 增强型 耗尽型 增强型 耗尽型
类型
P 沟道
UGS = 0 时漏源间存在导电沟道称耗尽型场效应管; UGS = 0 时漏源间不存在导电沟道称增强型场效应管。
N沟道增强型MOSFET 简称增强型NMOS管
源极 S 栅极 漏极 G A1 层 N+ 耗 尽 层 L P型衬底 B N+ D 氧化层 (SiO2 )
增强型NMOS管的结构示意图(立体图)
(a )
W
源极S
SiO
2
栅极 G
SiO2
漏极D 利用掺杂浓度较 SiO2 低的P型硅片作基 片(衬底),并 引出电极衬底B 在两个高掺杂浓 度的N型半导体上 引出两个电极: 源极S、漏极D。
2. 1 半导体二极管 、三极管 和 MOS 管的开关特性
2. 1. 1 理想开关的开关特性 一、 静态特性
A S K
1. 断开
ROFF ,I OFF 0
2. 闭合
RON 0, U AK 0
二、动态特性 1. 开通时间: (断开
A
S
K
闭合)
t on 0
断开)
2. 关断时间: (闭合
I D gm 当uDS = 0 时,漏极电流ID = 0。 输出特性曲线: U DS 常数 U GS i
D
可 变 电 阻 区
UG S=6V 恒 流 区 0 截止区 (a) 5V 4V 3V 2V u DS 击 穿 区
当uDS较小时, 源漏极两端沟道 的宽度不相等,如图(a)iD 随uDS 的增大而增大,为曲线上升部分, 即可变电阻区(RON:几百欧)
K
ID
反向 击穿区
U D/V
1. 外加正向电压(正偏) 硅二极管伏安特性 二极管导通(相当于开关闭合) U D 0.7 V U D 0.5 V 2. 外加反向电压(反偏) 二极管截止(相当于开关断开) I D 0
二极管的开关作用:
[例] 电路如图所示,
+
0.7 D DV
-
uI 2 V 或 3 V
20
u DS/ V
uGS可正可负
转移特性曲线:
iD 4 iD / mA +1 V
IDSS
UP
O
uGS
当uGS小到某一值时, 3 U = 0 V I原始沟道消失,漏极 -1 V 电流趋近于零,管子 2 -2 V 截止。这个临界的负 1 -3 V 电压称为夹断电压 u 0 5 10 15 20 ( UP)。
4
iB f ( uBE ) uCE
IB/A U CE 0
U CE 1V
O
条 件 发射结正偏 集电结反偏 两个结正偏 Je正偏 Jc零偏 两个结反偏
或Je正向电压<0.5V
U BE / V
50 µ A 放 40µ A
(4) 输出特性
iC f ( uCE ) iB
相关文档
最新文档