第六讲_存储系统(1)_主存储器
计算机的存储系统
第6章计算机的存储系统现代计算机采用程序控制方式工作，因此，用来存放程序的存储系统是计算机的重要组成部分。
存储器包括内存储器和外存储器。
内存储器包括主存储器和高速缓冲存储器，外存储器即辅助存储器。
主存储器简称主存，它位于主机内部。
本章介绍计算机的存储系统，包括主存储器的基本组成、层次结构和工作原理，高速缓冲存储器的工作原理，以及各类外存储器。
6.1 存储器与存储系统概述6.1.1 存储器的作用现代计算机都是以存储器为中心的计算机，存储器处于全机的中心地位。
存储器的作用可归纳为：⑴存放程序和数据。
计算机执行的程序、程序运行所需要的数据都是存放在存储器中的。
⑵现代计算机可以配置的输入输出设备越来越多，数据传送速度不断加快，并且多数采用直接存储器存取（DMA）方式和输入输出通道技术，与存储器直接交换数据而不通过CPU。
⑶共享存储器的多处理器计算机的出现，使得可利用存储器来存放共享数据，并实现各处理器之间的通信，更加强了存储器作为整个计算机系统中心的作用。
6.1.2 存储器分类⒈按存取方式分类⑴随机存取存储器RAM(Random Access Memory）特点：存储器中任何一个存储单元都能由CPU或Ｉ/O设备随机存取，且存取时间与存取单元的物理位置无关。
用途：常用作主存或高速缓存。
⑵只读存储器ROM(Read-Only Memory）特点：存储器的内容只能读出而不能写入。
用途：常用来存放固定不变的系统程序。
作为固定存储，故又叫“固存”。
随着用户要求的提高，只读存储器产品从ROM→可编程只读存储器PROM→光可擦除可编程只读存储器EPROM→电可擦除可编程的只读存储器EEPROM，为用户方便地存入和改写内容提供了物质条件。
⑶顺序存取存储器SRAM特点：存储器中存储的信息（字或者记录块），完全按顺序进行存放或读出，在信息载体上没有惟一对应的地址号，访问指定信息所花费的时间和信息所在存储单元的物理位置密切相关。
半导体存储器
(1)只读型光盘(CD—ROM)。这种光盘内的数据和程序是 由厂家事先写入的，使用时用户只能读出，不能修改或写入 新的内容。因它具有ROM特性，故叫做CDROM(Compact Disk-ROM)。
(2)只写一次型光盘(WORM) 。这种光盘允许用户写入信 息，写入后可屡次读出，但只能写入一次，而且不能修改， 主要用于计算机系统中的文件存档，或写入的信息不再需要 修改的场合。
储单元，且存取时间和存储单元的物理位置无关，都是一个存取周期。半导体存储器通〔DAM〕: DAM既不象RAM那样随机地 访问任一个存储单元，也不象SAM那样严格按着挨次进展 存取，而是介于两者之间。存储信息时，先指向存储器中 的某个小区域，然后在该小区域内按挨次检索，直到找到 目标单元后再进展读/写操作。这种存储器的存取时间和 信息所在的位置是有关的。磁盘、磁鼓就属于这类存储器。
第六章 存储系统
4. 片选线的连接
由于存储器是由很多存储芯片叠加组成的， 哪一片被选中完全取决于该存储芯片的片选掌握 端 是否能接收到来自CPU的片选有效信号。
片选有效信号与CPU的访存掌握信号有关， 由于只有当CPU要求访存时，才要求选择存储芯 片。假设CPU访问I/O，则 为高，表示不要求存 储器工作。此外，片选有效信号还和地址有关， CPU给出的存储单元地址的位数往往大于存储芯 片的地址线数，未与存储芯片连上的高位地址必 需和访存掌握信号共同作用，产生片选信号。
第六章 存储系统
6.4.1 并行存储器 1． 单体并行系统 2． 多体并行系统
第六章 存储系统
6.4.2 高速缓冲存储器
1、Cache的工作原理
第六章 存储系统
〔2〕Cache的根本构造
第六章 存储系统
第6章 主存储器和存储系统
Cache 数据
单字
访数据
修改标志
Cache 访标志 标记
cache 地 址 块 号 块 内 地 址
到 CPU 或 来 自 CPU
图6-27 Cache的基本结构
3．Cache的读写过程
（1）写直达法（write-through）。 （2）回写法（write-back）。
6.8.2 Cache的地址映像与地址变换
NC
A12 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND
2864(2864A)
15
28
16
27
17
26
18
25
19
24
20
23
21
22
22
21
23
20
24
19
25
18
26
17
27
16
28
15
VCC WE
A13 A8 A9 A11 OE
A10 CE
I/O7 I/O6 I/O5 I/O4 I/O3
6 ． 快 速 循 环 动 态 存 储 器 （ Fast Cycle RAM，FCRAM）
7．扩展数据输出动态存储器（Extended Data Out DRAM，EDO DRAM）
6.5 主存储器组成
6.5.1 位扩展
A9～A0 WE CS
D7～D4 D3～D0
10 A9～A0 2114 1×4 4 I/O4～I/O1
地址寄存器（高位）
（低位）
图6-19 低位交叉访问存 储器的结构
6.7.4 一种无冲突访问的存储器
产生访问冲突的根本原因主要有两个，一 个是程序中的转移指令，二是数据的随机 性。
存储器的层次结构及组成原理
存储器的层次结构及组成原理一、概述存储器是计算机系统中重要的组成部分，它用于存储和访问数据和指令。
存储器的层次结构是根据存储器的速度、容量和成本等因素将其分为多个层次，以实现高效的数据访问和管理。
二、存储器层次结构存储器的层次结构通常分为以下几个层次： ### 1. 寄存器(Register) 寄存器是存储在CPU内部的最快速的存储器。
它用于存放指令、数据和地址等临时信息，可以直接被CPU访问。
寄存器的容量较小，一般只有几百个字节。
2. 高速缓存(Cache)高速缓存位于CPU和主存之间，其目的是加快存储器的访问速度。
缓存通过存储近期被频繁访问的数据和指令，以提高CPU对存储器的命中率。
3. 主存储器(Main Memory)主存储器是计算机系统中最主要的存储器，也是存储器的最大层次。
主存储器被划分为许多地址连续的存储单元，每个存储单元可以存储一个字节或多个字节的数据。
主存储器由半导体或磁介质制成。
4. 辅助存储器(Auxiliary Memory)辅助存储器用于长期存储大量的数据和程序。
它的容量大于主存储器，但访问速度较慢。
常见的辅助存储器包括硬盘、光盘和闪存等。
三、存储器的组成原理存储器的组成原理多样，下面介绍几种常见的存储器类型： ### 1. 静态随机存储器(SRAM) 静态随机存储器是一种使用触发器来存储数据的存储器。
它的访问速度快，但成本较高。
SRAM的存储单元通过6个晶体管构成，每个存储单元可以存储一个比特的数据。
2. 动态随机存储器(DRAM)动态随机存储器是一种使用电容器来存储数据的存储器。
它的访问速度较慢，但成本较低。
DRAM的存储单元通过一个电容器和一个晶体管构成，每个存储单元可以存储一个比特的数据。
3. 只读存储器(ROM)只读存储器中的数据是永久性的，不可更改。
它通常用于存储固定的程序和数据。
常见的ROM类型包括可编程只读存储器(PROM)、可擦写只读存储器(E-PROM)和电可擦写只读存储器(EEPROM)等。
教学课件第6章存储系统
A0-A7：地址线
WE=1
数据写入 数据读出
DIN： 数据输入
DOUT：数据输出
29
工作时序
数据读出 数据写入 刷新，一次一行
30
2164A在系统中的连接
利用8片2164A构成64KB存储体； 通过选择控制芯片将存储体与系统相连。
简化的电路原理图
31
§6.3 只读存储器（ROM）
系统的存储速度接近较快的存储器，容量接 近较大的存储器。
3
微型计算机系统
主存储器 Cache存储系统
高速缓冲存储器
虚拟存储系统
主存储器 磁盘存储器
4
存储系统的层次结构
通用寄存器堆及 指令、数据缓冲栈
高速缓存 主存储器 联机外存储器 脱机外存储器
由上至下容量越来越大，速度越来越慢，价格越来越低
5
CPU读写存储器的时间必须大于存储芯片的额定存取时间
10
§6.2 随机存取存储器
主要内容： SRAM与DRAM的主要特点 几种常用存储器芯片及其与系统的连接
11
一、静态存储器SRAM
特点： 存储元由双稳电路构成，存储信息稳定。
12
典型SRAM芯片
了解： 主要引脚功能 工作时序 与系统的连接使用
电路简单，节省器件。
55
独立的存储体译码
64KB×8片
D15-D9 A16-A1
注
A19
C Y0#
意
A18
B
A17
A
这
Vcc
G1
些 信
BHE# MEMR#
G2A# G2B# Y7#
号
MEMW#
线
D8-D0
的
主存储器名词解释
主存储器名词解释
主存储器（Main Memory）是计算机系统中用于存储程序和数据的一种内部存储设备。
它是计算机中的一部分，用于临时存储和快速访问当前正在执行的程序和数据。
主存储器通常直接与中央处理器(CPU) 相连，以便实现快速的读写操作。
主存储器的特点包括：
●易失性：主存储器是一种易失性存储设备，意味着在断电或关机时，存储在其中的数
据会丢失。
●直接访问：主存储器中的数据可以直接被CPU访问，这使得程序和指令能够迅速地加
载到处理器中执行。
●速度快：主存储器的读写速度通常比辅助存储器（如硬盘、固态硬盘）更快，因此对
于需要快速访问的数据和指令非常关键。
●有限容量：主存储器的容量相对较小，而且较为昂贵，因此通常只存储当前正在运行
的程序和数据。
主存储器包括随机访问存储器（RAM）和只读存储器（ROM）等，其中RAM用于存储正在执行的程序和动态数据，而ROM通常用于存储固定的程序和数据，如计算机的基本输入输出系统（BIOS）。
总体而言，主存储器在计算机体系结构中扮演着至关重要的角色，直接影响到计算机的运行速度和性能。
计算机存储系统的构成
计算机存储系统的构成
计算机存储系统由多个组件构成，用于存储和检索数据。
以下是计算机存储系统的主要组成部分：
1. 主存 (RAM)：主存是计算机中用于临时存储数据和指令的地方。
它是计算机内存的核心组件，其容量决定了可以同时存储的数据量大小。
主存是易失性的，意味着当计算机断电时，其中的数据将会丢失。
2. 辅助存储器：辅助存储器用于长期存储数据，并且能够保持数据即使在断电后也不会丢失。
常见的辅助存储设备包括硬盘驱动器 (HDD)、固态硬盘驱动器 (SSD)、光盘、闪存驱动器等。
3. 缓存存储器：缓存存储器位于处理器和主存之间，用于加快数据访问速度。
它通过预先存储最常使用的数据和指令来减少处理器从主存中读取数据的时间。
4. 寄存器：寄存器是位于处理器内部的高速存储器。
它们用于存储处理器执行指令所需的数据和中间结果。
寄存器的容量较小，但访问速度非常快。
5. 存储控制器：存储控制器是负责管理存储系统的硬件部
分。
它协调主存、辅助存储器和缓存之间的数据传输，并确保数据的正确存储和检索。
主存储器原理
主存储器原理主存储器原理一、什么是主存储器主存储器（Primary Memory）是计算机系统最重要的存储设备，也被称为'主存'，是计算机执行一切操作的最快的存储器，它数据读写的速度是与机器总线(CPU)速度相同的，有时还要比机器总线速度更快。
主存储器主要用来存放计算机程序以及相关的数据，它们将被处理器读取和处理，处理器可以对主存储器中存放的内容进行操作，如算术运算和数据处理，以实现计算机系统的功能。
二、主存的组成主存储器由几大组成部分组成：1.存储单元: 主存储器由一系列的存储单元（storage cells）组成，每个存储单元都可以存放一个字或一个指令，每个存储单元都有一个唯一的地址，用来标识它。
2.存取控制器:主存储器还包括存取控制器，它是主存储器的主要组成部分，负责存取数据和指令的控制，它的任务是控制整个主存储器的工作，包括存储和取出数据、指令和地址的操作。
3.接口部件: 主存储器还包括接口部件，接口部件用来与处理器进行数据传输，它的功能是把外部设备的数据传送到主存储器，以及把主存储器的数据传送到外部设备。
4.存取时间: 指的是从CPU发出指令到主存储器可以读取或写入数据所需要的时间，这个时间一般分为读取时间和写入时间，根据不同的存储器的设计，这个存取时间是不同的。
三、主存的规格主存储器的规格有容量、深度、位宽等，它们决定了主存储器的性能。
容量: 容量是指存储器能存储的最大字数。
一般来说，主存储器的容量越大，可以存储的程序和数据就越多，分配给程序的空间就越大，操作起来也就越方便。
深度: 深度指存储器中可以存放的位数，一般来说，主存储器的深度越大，可以存储的数据和指令就越多，处理的数据也就越多，效率就会越高。
位宽: 位宽指由多少位组成一个字节，一般来说，主存储器的位宽越大，就可以存储的内容就越多，操作起来也就越方便。
四、主存的使用主存储器可以用来存放计算机程序以及相关的数据，以便处理器能够访问并处理数据。
主存储器培训课件
为了规范市场秩序，行业标准和规范不断完善，这将有助于提升 主存储器市场的整体竞争力。
06
主存储器的未来展望
发展绿色存储器
节能设计
未来的主存储器将更加注重节能设计，通过优化电路和系统架 构，降低功耗和散热需求，从而减少能源消耗。
绿色材料
采用更环保的材料来制造存储器，如可再生材料、无卤素材料 等，以减少对环境的影响。
随着半导体制造技术的不断进步，存储芯片的制程技术也在不断升级
，这将使得主存储器的性能得到进一步提升，满足不断增长的数据处
理需求。
02
存储介质技术持续创新
新型存储介质如3D XPoint、PCM、RRAM等不断涌现，这些新型存
储介质具有更高的性能、更低的功耗和更高的耐用性，将为主存储器
市场带来新的增长点。
主存储器通常分为RAM（随机存取存储器）和ROM（只读存储器）两种类型。
主存储器的作用
01
02
03
存储程序和数据
主存储器主要用于存储用 户程序和数据，这些程序 和数据包括操作系统、应 用程序、文件等。
支持CPU运行
CPU只能直接访问主存储 器中的指令和数据，因此 主存储器是CPU运行所必 需的。
实现外设共享
03
主存储器的发展历程
第一代主存储器
核心
真空管作为存储单元
优点
速度快、容量大、价格低
缺点
体积大、耗能高、寿命短
第二代主存储器
核心
晶体管作为存储单元
优点
速度快、体积小、寿命长
缺点
容量有限、价格较高
第三代主存储器
核心
01
集成电路作为存储单元
优点
第6章-存储系统PPT课件
-
11
是指用晶体管
§6 .2
半导体存储器芯片
作为存储介质 的存储器。
半导体存储器分类： （按不同的存储原理）
静态存储器是依靠触发器的两个稳定状态存储 信息。
动态存储器是依靠电容上的存储电荷来保存信 息。
半导体存储器采取随机访问的存取方式，即能 按地址直接访问存储器中的任一单元，且访问 所需的时间与单元的地址无关。
（3）有一定存储容量
-
5
主存储器的技术指标
1、存储容量：用一为衡量存储存储信息的能力。
字节数 单元数×位数
2、存取周期：用来衡量存储器的工作速度。
存取周期是指访问一次存储器所需要的时间，即 从地址有效到允许更换下一个地址之间的时间。
3、读写时间：用来衡量存储器的读/写速度。（读
出时间和写入时间）
可靠性：包括主存本身的可靠程序和对主存的校
（2）引脚功能与工作方式
2、电擦除可重写只读存储器（EEPROM）
和快擦写存储器（Flash Memory）
-
15
§6 .3 主存储器组织
§6.3.1 主存储器的逻辑设计 通过教材上的两例题学习有关知识 例6-1 例6-2 分析往届试卷上题目。
-
16
§6.3.2 主存储器与CPU的连接
1、系统模式： 定义：系统模式是指系统内CPU与其他部 件的连接模式。 分类：（按CPU与其他部件的连接方式） 最小系统模式 较大系统模式 专用存储总路线模式
-
8
三级存储体系各层中的作用和特点等比较
名称
作用
主 存 储 器
用来存入需要执 行的程序及需要 处理的数据，能 由CPU直接读出 或写入。
构成
存取方式
主存储器与存储体系PPT
开始，直到将被选单元的内容读出为止所用的时间。
*写入时间：指从CPU向MEM发出有效地址和写命令
开始，直到信息写入被选中单元为止所用的时间。
2020/5/1
（3） 存储周期时间（又称读/写周期，或访问周期） CPU连续启动两次独立的存储器操作所需间隔的最
A2~A3:列地址，经Y译码器产生4个译码信号来选择4列。
这样用4位地址A0~A3可选中行、列交叉处的存储单元。
为了用Y译码信号选择一列，在每个存储单元处加两个MOS 管T7、T8。
用于选择把指定列的全部存储单元的T5、T6管与该列的位线 1、位线2连接，而其他各列的全部存储单元都与对应列的位线 1、位线2断开。
2020/5/1
当一个存储单元被选中，它的字线使该存储单元的T5、T6 管导通。列线把该存储单元的T7、T8管导通。
若 WE 0 ，执行写操作，写入数据DIN，经T5、T6、T7、 T8，写入F/F。
若 WE 1 ，执行读操作，F/F的状态经T5、T6、T7、T8 和位线1、位线2，送入读出放大器，得到读出数据信号 D教o材ut.上P109图4.4 1K*1位 1k=210,需要10根地址线。
A＝0，B＝1：T1通，T2止，记忆单元存储“1”
字线＝“0”，记忆单元未被选中，T5、T6止，F/F与位线断开，原存信息 不会丢失，称保持状态。
字线20＝20/5“/1 1”，记忆单元被选中，T5、T6通，可进行读、写操作。
字线＝“1”，记忆单元被选中，T5、T6通，可进行读、写操作。
※读操作※
3.按存储介质分类
（1）磁芯存储器 （2）半导体存储器 （3）磁表面存储器 （4）光存储器
计算机原理课件——存储系统
为了实现CPU对存储器的正确控制，除了有片内地址 线、片选信号线、读/写控制线和数据线等的连接之外， 还要考虑附加控制存储器等的连线。
6.2.2 DRAM存储器
静态存储器的优点是只需一个时钟脉冲控 制，读出后也不必进行数据恢复工作，结构简单， 可靠性高，速度快；缺点是电路中管子多，占用 面积大，而且一直有电流流过，功耗大，不利于 提高集成度和降低成本。
6.2.1 SRAM存储器
1．基本存储单元 基本存储单元
是组成存储器的基 础和核心，SRAM的 基本存储单元电路 是由6个MOS管组成 的双稳态触发器， 如左图所示。
图中，T3、T4管是负载管，T1、T2管为工作 管，这个电路具有两个不同的稳定状态。当T1截 止时，A点为高点位，使T2管导通，此时B点处于 低点位，而B点的低电位又保证了T1的截止，这是 一个稳定状态；反之，如果T1管导通，则A点处于 低点位，使T2管截止，这也是一个稳定状态。因 此，这两种状态分别可以用0或1表示。
（3）考虑CPU总线的负载能力
由于目前使用的半导体存储器多数是MOS电路，直流 负载小，在小型机系统中可以与CPU直接连接。而在较大 的系统中，就应当考虑CPU是否有足够的驱动能力，需要 时必须选择有相当驱动能力的缓冲器。
（4）存储器的地址分配和选片
RAM和ROM组成了主存储器，而RAM内部又被分成了 几个区，有的用于存放系统数据，有的用于存放用户数据， 了解主存储器的地址分配无论对于了解硬件的工作原理还 是编程都很有好处。
例如，用16K8位的存储器芯片组成64K8 位的存储器，需要用4片16K8的存储器芯片（如 下页图所示）和4个芯片的数据线与数据总线 D0~D7相连，地址总线的位地址A0~A13与4个芯 片的14位地址端相连接，两位高地址A14、A15经 译码器和4个片选端相连。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
辅存层次
ms
CPU
缓存
主存
辅存
（速度） 缓存 主存
主存储器 实地址
– 11 –
（容量） 主存 辅存
虚拟存储器
虚地址
逻辑地址
物理地址
存储器的类型和特点
按存储介质分
半导体存储器、磁表面存储器、光存储器
按读写性质分
随机读写存储器（RAM）
静态随机存储器（SRAM）；动态随机存储器（DRAM） 由于它们存储的内容断电则消失故称为易失性存储器
0 列 0 0 地 0 址 15 0 译 码
– 36 –
… …
WE
…
…
0
…
16
15
31
32
47
48
63
读写电路
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
I/O4
CS
② Intel 2114 RAM 矩阵 (64 × 64) 读
第一组 0 0 行
0
第二组 16
第三组 32
第四组 48
0
… 15 …
… 31 …
… 47 …
… 63
…
0 地 1 0 址
…
0 译 0 码 63
0 列 0 0 地 0 址 15 0 译 码
– 37 –
… …
WE
…
…
0
…
16
15
31
32
47
48
63
读写电路
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
I/O4
CS
② Intel 2114 RAM 矩阵 (64 × 64) 读
– 32 –
静态 RAM 芯片举例
① Intel 2114 外特性
SRAM存储器 结构
WE
CS I/O 1 I/O 2 I/O 3 I/O 4 存储容量 1K×4位
A9 A8
2114逻辑结构
A0
. . . . . .
Intel 2114
V CC
– 33 –
GND
② Intel 2114 RAM 矩阵 (64 × 64) 读
只读存储器（ROM）
掩膜型ROM，EPROM，EEPROM（包括Flash EPROM） 由于其内容断电也不消失故称为非易失性存储器
按在计算机中的层次作用分
主存储器、辅助存储器、高速缓冲存储器
– 12 –
存储器的主要技术指标
存储容量：存放信息的总数，容量S=存储字数W*存储字长度L。 通常以字节 Byte 为单位B、KB、MB、GB、TB 存取时间TA: 是存储器从接到寻找存储单元的地址码开始,到读出或存入数据为 止所需的时间。 存储周期TM： CPU连续两次访问存储器所需要的最短时间间隔。存储周期略大 于存取时间,即TM>TA。
位线A
´
T5
A´
T1 ~ T4
A
位线A
T 1 ~ T 4 触发器 T 5 、T 6 行开关 T 7 、T 8 列开关
T6
行地址选择
T7
T1 ~ T4
T8
列地址选择 写放大器 写放大器
读放 D OUT
T 7 、T 8 一列共用
A 触发器原端
DIN
写选择
读选择
A´ 触发器非端
– 21 –
① 静态 RAM 基本电路的 读 操作
D7
D6
D0
1
2
3
127
位结构: 同一芯片存放多个字的同一位. 优点:芯片的外引线少,缺点是需要多个芯片组和 工作.适合动态RAM 和大容量静态RAM
– 25 –
字结构
1022 1023
位结构
地址译码器
功能:接收系统总线传来的地址信号,产生地址译码信号后,选中存储 矩阵中的某个或几个基本存储单元. 从结构类型上分类:单译码,双译码
第一组 A8 A7 A6 行 地
0
第二组
第三组
第四组
0
… 15
16
… 31
32
… 47
48
… 63 …
A5 址 1 A4 译
…
A3 码 63
0 A9 列 0 地 15 16 31 32 47 48 63
… …
WE
…
…
…
…
…
…
A2
A1 A0
址 15 译
码
读写电路 CS
I/O1
读写电路
I/O2
读写电路
I/O3
–9–
主存与辅存之间的关系
主存:(半导体材料组成)
优:速度较快 缺:容量居中,单位成本高,价格居中。
辅存:(光盘,磁盘)
优:容量大,信息长久保存,单位成本低. 缺:存取速度慢
CPU正在运行的程序和数据存放在主存
暂时不用的程序和数据存放在辅存 辅存只与主存进行数据交换
– 10 –
缓存 主存层次和主存
CPU 缓存 主存 虚存 后援
–3–
存储器三个主要特性的关系
／ 速度 容量 价格 位
CPU 寄存器 缓存 主存 磁盘 光盘 磁带
–4–
快
小
高
CPU
主 机
辅 存
慢 大 低
解决方案—多级存储器体系结构
用生产成本与运行成本不同的存储容量不同，读写 速度不同的多种存储介质，组成一个统一的存储器系统， 使每种介质都处于不同的地位，发挥不同的作用，充分 发挥各自在速度、容量、成本方面的优势，从而达到最 优性能价格比，满足使用要求。
– 13 –
存储器的主要技术指标
存储器的价格：通常以每位价格P来衡量。 存贮器带（频）宽BM：是单位时间内存储器所存取的信息量. 通常以位/秒或字节/秒做度量单位， BM=L/TM。 其他：可靠性、存储密度、信息存储的长期性、功耗(分操作 功耗和维持功耗)、物理尺寸(集成度)等。
– 14 –
主存储器的基本操作
– 19 –
读操作？
若某个存储元被选中， 则该存储元的T5，T6， T7，T8管均导通，A，B 两点与位线D与D相连。 存储元的信息被送到 I/O与I/O线上。I/O与 I/O线接着一个差动读出 放大器 ，从其电流方向 可以判知所存信息是“1” 还是“0”。
– 20 –
(1) 静态 RAM 基本电路
位线A
´
T5
A´
T1 ~ T4
行地址选择
A
T6
位线A
行选 列选
T5、T6 开 T7、T8 开 T6 读放 T8 DOUT
T7
列地址选择
T8
VA
读放 写放大器 写放大器
DOUT
– 22 –
DIN
写选择
读选择
② 静态 RAM 基本电路的 写 操作 位线A 位线A ´ A´ A T ~ T
1 4
T5
行地址选择
单译码方式适合小容量的存储器 例如：地址线12根 对应4096个状态，需要4096根译码线
双译码方式适合大容量存储器(也称为矩阵译码器） 分X、Y两个方向的译码 例如：地址线12根 X、Y方向各6根，64*64=4096个状态，128根译码线
– 26 –
单译码存储结构
X0 A0 X 地 址 译 码 器
读写电路
I/O4
– 34 –
② Intel 2114 RAM 矩阵 (64 × 64) 读
第一组 0 0 行
0
第二组 16
第三组 32
第四组 48
0
… 15 …
… 31 …
… 47 …
… 63
…
0 地 1 0 址
…
0 译 0 码 63
0 列 0 0 地 0 址 15 0 译 码
– 35 –
… …
WE
Cache特点
存取速度最快，容量小，存储控制和管理由硬件实现。
–8–
主存和高速缓存之间的关系
Cache工作原理——程序访问的局部性
在较短时间内由程序产生的地址 往往集中在存储器逻辑地址空间的很小范围内。（指令 分布的连续性和循环程序及子程序的多次执行） 这种对局部的存储器地址频繁访问，而对此范围以外的 地址范围甚少的现象 就成为程序访问的局部性。 数据分布不如指令明显，但对数组的访问及工作单元的 选择可使存储地址相对集中。
AF-1 存储控制逻辑
– 24 –
DW-1
R/W
CE
CE
存储矩阵
一个基本单元电路只能存放一位二进制信息,为保存大量信息,存储 器中需要将许多基本单元电路按一定的顺序排列成阵列形式,这样 的这列称为存储矩阵.排列方式:字结构和位结构.
字结构: 同一芯片存放一个字的多位，如8位。0 优点:选中某个单元, 1 其包含的各位信息可从同一 芯片读出,缺点是芯片外引 线较多,成本高.适合容量小 的静态RAM.
读写电路
I/O4
② Intel 2114 RAM 矩阵 (64 × 64) 读
第一组 0 0 行
0
第二组 16
第三组 32
第四组 48
0
… 15 …
… 31 …
… 47 …
… 63
…
0 地 1 0 址
… …
第一组 0 0 行
0
第二组 16
第三组 32
第四组 48
0
… 15 …
… 31 …
… 47 …
… 63
…
0 地 1 0 址