Michael quirk_半导体制造技术-第11章_淀积
半导体制造技术—第四讲：淀积工艺
提供反应物质：反应气体是淀积过程中形成薄膜的主要物质来源 控制反应速率：反应气体的浓度和流量可以控制反应速率从而影响薄膜的厚度和质量 影响薄膜性质：反应气体的种类和比例可以影响薄膜的性质如导电性、光学性能等 参与化学反应：反应气体在淀积过程中参与化学反应形成所需的薄膜材料
半导体制造技术之淀 积工艺
汇报人：
目录
添加目录标题
淀积工艺概述
淀积工艺的原理
淀积工艺的应用
淀积工艺的优缺点
淀积工艺的未来展 望
添加章节标题
淀积工艺概述
淀积工艺是半导体制造过程中的关键步骤之一 主要目的是在硅晶圆上沉积一层或多层薄膜 薄膜可以是金属、氧化物、氮化物等 淀积工艺包括化学气相淀积（CVD）、物理气相淀积（PVD）等方法
研究方向：新型材料、新工艺、新设备 技术挑战：提高性能、降低成本、提高可靠性 研发目标：实现更高性能、更低成本、更可靠的淀积工艺 研发成果：新型材料、新工艺、新设备的研发和应用
太阳能电池：利用淀积工艺制造高效太阳能电池提高光电转换效率 燃料电池：利用淀积工艺制造高性能燃料电池提高能源转换效率 储能设备：利用淀积工艺制造高性能储能设备提高储能效率和稳定性 电动汽车：利用淀积工艺制造高性能电动汽车电池提高续航里程和充电速度
物理淀积的优 点是沉积速度 快沉积层厚度 均匀沉积层质
量高
化学淀积是一种通过化学反应在半导体 表面形成薄膜的过程
化学淀积可以分为气相化学淀积和液相 化学淀积两种类型
气相化学淀积是通过化学反应在半导体 表面形成薄膜的过程
液相化学淀积是通过化学反应在半导体 表面形成薄膜的过程
化学淀积工艺可以应用于半导体制造中的各 种薄膜制备如氧化物、氮化物、金属等
半导体器件-半导体工艺介绍-薄膜淀积
半导体工艺简介
when V= 10 kV Electron Velocity = 6×104 km/s Temperature ~ 5000-6000 ℃
E-beam Evaporation Machine
溅射技术 (Sputtering)
溅射技术基本原理：在真空腔中两个平板电极中充 有稀薄惰性气体，在施加电压后会使气体电离，离 子在电场的加速下轰击靶材(阴极)，在使靶材上撞 击(溅射)出原子，被撞击出的原子迁移到衬底表面 形成薄膜。
主要用于半导体薄膜制备（超薄膜、多层量子结、 超晶格）；
新一代微波器件和光电子器件的主要技术方法
经典范例——GaAs薄膜的生长
优点
源和衬底分别进行加热和控制，生长温度 低 ，可形成超精细结构。
生长速度低，一般热平衡 生长难以得到的晶体 。
对晶体平滑度、稳定性和纯度等参数要过 严格，缺陷和杂质会导致外延膜表面缺陷 密度大。
尽管已广泛用于多种新型半导体器件制备， 但其原子级生长机制仍很不清楚。
MOCVD设备
物理沉积PVD
（Physical Vapor Deposition）
采用蒸发或溅射等手段使固体材料变成蒸 汽，并在基底表面凝聚并沉积下来。
生长过程中，表面处于真空中，利于实时 监控检测。
驱动方式： 直流型 DC Diode 射频型 RF Diode 磁场控制型 Magnetron
Michaelquirk半导体制造技术附录图解读
How Chemicals Enter the Body
3. Inhalation.
• Breathing toxic gases may result in burns or damage to lung tissue and can pass into the bloodstream, damaging other organs.
1 Above 200ºF
2 Below 200ºF
3 Below 100ºF 4 Below 73ºF
3
Reactivity
0 Stable, nonreactive
1 Unstable if heated 2 Violently reactive 3 May detonate with
heat or shock
Common Terms Used in an MSDS
T erm in o logy
A void C on tact
C arcin ogen
C orrosive S k in
D an ger E x p losive Flam m able or C om bustible
D efinition
• IDLH: Immediately dangerous to life and health.
• PEL: Permissible exposure limit.
How Chemicals Enter the Body
1. Contact with skin or eyes.
• Wear safety glasses and no contact lens. • Use goggles to protect normal eyewear. • Wear the appropriate glove type for the job.
半导体制造技术
《半导体制造技术》-(美)Michael Ciuik Julian Serda著韩郑生等译电子工业出版社《微电子制造科学原理与工程技术》(第二版)–(美)StephenA.Camphell著曾莹等译电子工业出版社微电子制造：圆片——生成氧化层光刻：淀积电阻材料——形成电阻材料淀积绝缘层——形成绝缘层淀积绝缘层——形成绝缘层薄膜淀积：溅射和蒸发（物理过程）溅射——Ar+轰击含有淀积材料的靶蒸发——对圆片涂敷在圆片上部生长半导体薄层的过程称之为外延生长。
CMOS工艺流程氧化工艺：清洗液：RCH、SC-1、SC-2清洗体系以及Piranha清洗（硫酸、过氧化氢和水的混合物）干法氧化工艺的工艺菜单危险性：酸和碱（PH小于7为酸性，大于7为碱性）有毒性：磷化氢和砷化氢易燃性：酒精和丙铜自然性：硅烷（在空气55℃（130ºF）温度不能够自燃的物质）HF侵蚀玻璃，只能用塑料容器存放和使用。
不相溶的化学物质集成电路制造工艺：N（P）型SiO2 光刻 B LPVCD（SiO2）光刻（引线孔）蒸发光刻集成电路芯片生产，工艺复杂，工艺步骤高达300余步，同时使用多种化学试剂和特种气体。
但总体来说生产工艺流程是使用硅抛光/外延大园片，在其清洗干净的表面上，通过氧化或CVD的方法形成阻挡或隔离层薄膜，由光刻技术形成掺杂孔或接触孔，然后采用离子注入或扩散的方法掺杂形成器件PN结，最后由溅射镀膜或CVD成膜的方法形成互联引线。
主要生产工序包括：清洗—氧化、扩散—CVD沉积—光刻—去胶—干法刻蚀—CMP抛光—湿法腐蚀—离子注入—溅射—检测—入库。
生产所需主要原材料包括硅片、光掩模、石英制品、大宗气体、烷类特种气体、化学试剂、光刻胶、显影剂等几大类，生产产生的污染物包括酸碱废水、含F-废水、CMP废水、酸碱性废气、有机废气、废液等。
大宗气体包括氮气、氧气、氢气、氩气、氦气等。
●纯水装设容量（m3/h）80电阻率(MΩ·CM、25℃) 18.1TOC(ppb) <2细菌(个/100ml) <1Si (ppb) <0.5Na、K、Ca、Ni、Fe、Zn、Cu、Al <0.01Cl(ppb) <0.05SO4、NO3 (ppm) <0.1PO4 (μm) <0.5水温（℃）冷：23±2水压（MPa）0.3±0.05（使用点）●冷却循环水装设容量（m3/h）340供水压力（MPa）0.80供水温度（℃）16回水温度（℃）21供水水质电导率100μm/cm, PH 6.8~7.5 ●高纯氧气（纯化器出口）纯度（%）99.9995装设容量（m3/h）75CO2含量(ppb) < 1如有你有帮助，请购买下载，谢谢！CO含量(ppb) < 1H2O含量(ppb) < 1N2 (100ppb) < 1THC(100ppb) < 1微粒(pcs/l)＞0.1μm< 1使用压力（Mpa）0.5●高纯氢气（纯化器出口）纯度（%）99.9999装设容量（m3/h）14含O2量(ppb) < 1CO2含量(ppb) < 1CO含量(ppb) < 1H2O含量(ppb) < 1THC(100ppb) < 1N2 (ppb) < 1微粒(pcs/l)＞0.1μm< 1使用压力（Mpa）0.5●高纯氮气纯度（%）99.9999装设容量（m3/h）400含O2量(ppb) < 1CO2含量(ppb) < 1如有你有帮助，请购买下载，谢谢！CO含量(ppb) < 1H2O含量(ppb) < 1THC(100ppb) < 1H2 (ppb) < 1微粒(pcs/l)＞0.1μm< 1使用压力（Mpa）0.6●普通氮气纯度（%）99.999装设容量（含高纯氮）（m3/h）1275含O2量(ppb) < 200CO2含量(ppb) < 100CO含量(ppb) < 100H2O含量(ppb) < 100THC(100ppb) < 100H2 (ppb) < 100微粒(pcs/l)＞0.1μm< 5使用压力（Mpa）0.7●压缩空气露点（%）-70℃装设容量（m3/h）1260微粒(pcs/l)＞0.1μm< 0.35(0.24μm)使用压力（Mpa）0.7工艺生产过程中产生的局部废气包括一般排风、酸性废气、碱性废气与有机废气四类。
Michaelquirk半导体制造技术附录图
2 Blue
3
Yellow
Health Hazard 0 Normal, no hazard 1 Slight hazard 2 Hazardous 3 Extremely hazardous 4 Deadly
W
White
Specific Hazard OXY Oxidizer ACI Acid ALK Alkali COR Corrosive W Use no water
• IDLH: Immediately dangerous to life and health.
• PEL: Permissible exposure limit.
How Chemicals Enter the Body
1. Contact with skin or eyes.
• Wear safety glasses and no contact lens. • Use goggles to protect normal eyewear. • Wear the appropriate glove type for the job.
A notation on the MSDS for substances that can be absorbed sufficiently through the skin as to cause toxic effects.
Do not allow contact with skin, eyes, or clothing.
• Chemical name • Date prepared • PEL & TLV • Health effects
• Physical/Chemical characteristics
半导体制造技术11-淀积
11.1 概述
引言
顶层
垫氧化层
Poly
n+
金属前氧化层 侧墙氧化层
栅氧化层
ILD 场氧化层
n+
p- epi layer
氮化硅
氧化硅
氧化硅 多晶
p+
金属
金属
p+
n-well
p+ silicon substrate
11.2 化学汽相淀积 CVD化学过程
化学气相淀积过程有5种基本的化学反应： 1.高温分解： 通常在无氧的条件下，通过加热化合 物分解（化学键断裂）； 2. 光分解： 利用辐射使化合物的化学键断裂分解； 3.还原反应： 反应物分子和氢发生的反应； 4. 氧化反应： 反应物原子或分子和氧发生的反应； 5.氧化还原反应： 反应3与4地组合，反应后形成两 种新的化合物。
均匀厚度
共形台阶覆盖
非共形台阶覆盖
11.1 概述
高的深宽比间隙
可以用深宽比来描述一个小间隙（如槽或孔）， 深宽比定义为间隙的深度和宽度的比值(见下图)
深宽比 = 深度 宽度
深宽比 = 500 Å = 2 250 Å 1
D W
500 Å
250 Å
11.1 概述
高的深宽比间隙
Photograph courtesy of Integrated Circuit Engineering
在化学气相淀积中，气体先驱物传输到硅片
表面进行吸附作用和反应。例如，下面的三个反
膜，薄膜淀积是指任何在硅片衬底上物理淀积一 层膜的工艺，属于薄膜制造的一种工艺，所淀积 的薄膜可以是导体、绝缘材料或者半导体材料。 比如二氧化硅（SiO2）、氮化硅（Si3N4）、多 晶硅以及金属（Cu、W）.
芯片制造-半导体工艺教程
芯片制造-半导体工艺教程芯片制造-半导体工艺教程芯片制造-半导体工艺教程Microchip Fabrication ----A Practical Guide to Semicondutor Processing 目录:第一章:半导体工业第二章:半导体材料和工艺化学品第三章:晶圆制备第四章:芯片制造概述第五章:污染控制第六章:工艺良品率第七章:氧化第八章:基本光刻工艺流程-从表面准备到曝光第九章:基本光刻工艺流程-从曝光到最终检验第十章:高级光刻工艺第十一章:掺杂第十二章:淀积第十三章:金属淀积第十四章:工艺和器件评估第十五章:晶圆加工中的商务因素第十六章:半导体器件和集成电路的形成第十七章:集成电路的类型第十八章:封装附录:术语表1芯片制造-半导体工艺教程#1 第一章半导体工业--1芯片制造-半导体工艺教程点击查看章节目录by r__ 概述本章通过历史简介，在世界经济中的重要性以及纵览重大技术的发展和其成为世界领导工业的发展趋势来介绍半导体工业。
并将按照产品类型介绍主要生产阶段和解释晶体管结构与集成度水平。
目的完成本章后您将能够：1. 描述分立器件和集成电路的区别。
2. 说明术语D固态，‖ D平面工艺‖，DDN‖‖型和DP‖型半导体材料。
3. 列举出四个主要半导体工艺步骤。
4. 解释集成度和不同集成水平电路的工艺的含义。
5. 列举出半导体制造的主要工艺和器件发展趋势。
一个工业的诞生电信号处理工业始于由Lee Deforest 在1906年发现的真空三极管。
1真空三极管使得收音机, 电视和其它消费电子产品成为可能。
它也是世界上第一台电子计算机的大脑，这台被称为电子数字集成器和计算器（ENIAC）的计算机于1947年在宾西法尼亚的摩尔工程学院进行首次演示。
这台电子计算机和现代的计算机大相径庭。
它占据约1500平方英尺，重30吨，工作时产生大量的热，并需要一个小型发电站来供电，花费了1940年时的400, 000美元。
半导体制造技术.pdf
半导体制造技术.pdf
《半导体制造技术》在半导体领域，技术的变化遵循着摩尔定律的快速节奏，是以月而不是以年为单位计的。
《半导体制造技术》详细追述了半导体发展的历史并吸收了当今最新技术资料，学术界和工业界都称赞这是一本目前在市场上能得到的最全面、最先进的教材。
全书共分20章，章节根据应用于半导体制造的主要技术分类来安排，内容包括：与半导体制作相关的基础技术信息；总体流程图的工艺模型概况，用流程图将硅片制造的主要领域连接起来；具本讲解每一个主要工艺；集成电路装配和封装的后部工艺概况。
此外，各章为读者提供了关于质量测量和故障排除的问题，这些都是会在硅片制造中遇到的实际问题。
半导体集成电路课程教学大纲
《半导体集成电路》课程教学大纲（包括《集成电路制造基础》和《集成电路原理及设计》两门课程）集成电路制造基础课程教学大纲课程名称：集成电路制造基础英文名称：The Foundation of Intergrate Circuit Fabrication课程类别：专业必修课总学时：32 学分：2适应对象：电子科学与技术本科学生一、课程性质、目的与任务：本课程为高等学校电子科学与技术专业本科生必修的一门工程技术专业课。
半导体科学是一门近几十年迅猛发展起来的重要新兴学科，是计算机、雷达、通讯、电子技术、自动化技术等信息科学的基础，而半导体工艺主要讨论集成电路的制造、加工技术以及制造中涉及的原材料的制备，是现今超大规模集成电路得以实现的技术基础，与现代信息科学有着密切的联系。
本课程的目的和任务：通过半导体工艺的学习，使学生掌握半导体集成电路制造技术的基本理论、基本知识、基本方法和技能，对半导体器件和半导体集成电路制造工艺及原理有一个较为完整和系统的概念，了解集成电路制造相关领域的新技术、新设备、新工艺，使学生具有一定工艺分析和设计以及解决工艺问题和提高产品质量的能力。
并为后续相关课程奠定必要的理论基础，为学生今后从事半导体集成电路的生产、制造和设计打下坚实基础。
二、教学基本要求：1、掌握硅的晶体结构特点，了解缺陷和非掺杂杂质的概念及对衬底材料的影响；了解晶体生长技术（直拉法、区熔法），在芯片加工环节中，对环境、水、气体、试剂等方面的要求；掌握硅圆片制备及规格，晶体缺陷，晶体定向、晶体研磨、抛光的概念、原理和方法及控制技术。
2、掌握SiO2结构及性质，硅的热氧化，影响氧化速率的因素，氧化缺陷，掩蔽扩散所需最小SiO2层厚度的估算；了解SiO2薄膜厚度的测量方法。
3、掌握杂质扩散机理，扩散系数和扩散方程，扩散杂质分布；了解常用扩散工艺及系统设备。
4、掌握离子注入原理、特点及应用；了解离子注入系统组成，浓度分布，注入损伤和退火。
半导体制造工艺技术(PPT 68页)
半导体制造技术 by Michael Quirk and Julian Serda
电信学院微电子教研室
目标
通过本章的学习，将能够：
1. 描述出多层金属化。叙述并解释薄膜生长的三个阶段。 2. 提供对不同薄膜淀积技术的慨况。 3. 列举并描述化学气相淀积（CVD）反应的8个基本步骤，包
Figure 11.10
电信学院微电子教研室
CVD 反应中的压力
如果CVD发生在低压下，反应气体通过边 界层达到表面的扩散作用会显著增加。这会增 加反应物到衬底的输运。在CVD反应中低压的 作用就是使反应物更快地到达衬底表面。在这 种情况下，速度限制将受约于表面反应，即在 较低压下CVD工艺是反应速度限制的。
半导体制造技术 by Michael Quirk and Julian Serda
电信学院微电子教研室
MSI时代nMOS晶体管的各层膜
顶层
垫氧化层
Poly
n+
金属前氧化层 侧墙氧化层
栅氧化层
ILD 场氧化层
n+
p- epi layer
氮化硅
氧化硅
氧化硅 多晶
p+
金属
金属
p+
n-well
p+ silicon substrate
Photo 11.3
电信学院微电子教研室
CVD 化学过程
• 高温分解： 通常在无氧的条件下，通过加热化 合物分解（化学键断裂）；
2. 光分解： 利用辐射使化合物的化学键断裂分解； 3. 还原反应： 反应物分子和氢发生的反应； 4. 氧化反应： 反应物原子或分子和氧发生的反应； • 氧化还原反应： 反应3与4地组合，反应后形成两
半导体制程概论萧宏
Hong Xiao, Ph. D.
12
第12页 ，共167页。
應用 : 微鏡面(Micro-mirror)
• 數位投影顯示 • 鋁—鈦合金 • 小晶粒 ，高反射力 • “家庭劇院 ”
Hong Xiao, Ph. D.
13
第13页 ，共167页。
應用 : 融合(Fuse)
或Co接觸之處形成 – 濕式蝕刻製程剝除未反應的Ti 或 Co – 選擇性的再次退火以增加傳導率
Hong Xiao, Ph. D.
19
第19页 ，共167页。
自我對準的鈦金屬矽化物的形成步驟
Ti-
多晶矽匣極
n+ n-
匣極氧化層 n- n+
鈦沉積
Ti TiS2i
多晶矽匣極
TiS2i TiS2i
n-
n-
Si 小開口的接觸窗 , 使用PVD填入金 屬的情形
第41页 ，共167页。
Al·Cu
W SiO 2
Si
使用CVD鎢填入
小開口的接觸窗
41
鎢 CVD
• WF6 為鎢的源材料 • 和SiH4 反應形成核層(nucleation layer) • 和H2 反應形成巨量的鎢沉積 • 需要一層氮化鈦來幫助鎢的黏附
Hong Xiao, Ph. D.
35
第35页 ，共167页。
氮化鈦
• 阻擋層
– 防止鎢擴散
• 附著層
– 幫助鎢附著在氧化矽的表面
• 抗反射層鍍膜 (ARC)
– 降低反射率和改進金屬圖案化微影技術的解 析度
– 防止小丘狀突出物和控制電遷移
• 可以藉由PVD 和 CVD製程來沉積
第四讲：淀积工艺(半导体制造技术).讲课教案
p- Epitaxial layer p+ Silicon substrate
Figure 11.3
p+
电信学院微电子教研室
芯片中的金属层
半导体制造技术 by Michael Quirk and Julian Serda
Photo 11.1
电信学院微电子教研室
• 薄膜淀积
半导体器件工艺中的“薄膜”是一种固态薄 膜，薄膜的种类和制备方法在第四章中已作过简 单介绍。
括不同类型的化学反应。
4. 描述CVD反应如何受限制，解释反应动力学以及CVD薄膜掺 杂的效应。
5. 描述不同类型的CVD淀积系统，解释设备的功能。讨论某种 特定工具对薄膜应用的优点和局限。
6. 解释绝缘材料对芯片制造技术的重要性，给出应用的例子。 7. 讨论外延技术和三种不同的外延淀积方法。 8. 解释旋涂绝缘介质。
第四讲：淀积工艺(半导体制造 技术).
半导体制造技术 by Michael Quirk and Julian Serda
电信学院微电子教研室
目标
通过本章的学习，将能够：
1. 描述出多层金属化。叙述并解释薄膜生长的三个阶段。 2. 提供对不同薄膜淀积技术的慨况。 3. 列举并描述化学气相淀积（CVD）反应的8个基本步骤，包
电信学院微电子教研室
ULSI硅片上的多层金属化
钝化层
ILD-6
压点金属
ILD-5 M-4
ILD-4 M-3
M-2
M-1 Via
LI metal
Poly gate
n+
p+
p+
n-well
ILD-3 ILD-2
ILD-1 LI oxide
《半导体材料制备技术》培训课件：半导体薄膜的生长与淀积
3、若不能有效控制等离子体中高能带电粒子 对生长表面的轰击，会影响薄膜结构完整性。
光CVD和LCVD：低温又不存在重离子轰击
光CVD方法利用气体分子对特定波长光的强吸 收作用提供反应动力
特点：参与反应和淀积的物质都有很强的选择性， 且淀积温度很低，因而薄膜不仅结构完美，纯度 也很高
V族源
Ⅴ族元素的化合物一般都采用砷烷(AsH3) 、磷烷(PH3) ,两 者均系剧毒气体。因此研究毒性较小的有机砷来代替实属必要。 有机砷化合物的毒性,随分子中含H 原子数目减小而降低,然而 使用毒性最低的TMAs ,将在淀积膜中引入大量C 沾污，因此,含 有2个H原子的叔丁基砷化氢(TBAs) ,被认为是目前较好的AsH3 的取代物;而取代PH3 以叔丁基磷化氢(TBP) 最有希望。
不经过固－液相变或固－气相变，直接或 通过同样也是固体的中间介质向生长界面 输运生长物质的外延生长。
两种可能的形式：一种是固体生长源直接 与生长表面接触；一种是固体生长源与生 长表面之间隔一层由其他固体物质构成的 输运介质。
离子注入的退火
锗核辐射探测器 欧姆接触的制作
非晶体 晶体
非晶体 晶体
器件工艺中主要用来制作金属接触；II-VI族化合 物；氧化物半导体 。
真空蒸发法原理
在任何温度下，材料表面都存在蒸汽，当材料的温 度低于熔化温度时，产生蒸汽的过程称为升华，而 熔化时产生蒸汽的过程称为蒸发。
真空蒸发：真空条件下，加热蒸发源，使原子或分 子从蒸发源表面逸出，形成蒸汽流入射到衬底表面， 凝结成固态薄膜
SiCl4 + 2H2 = Si + 4HCl SiCl4氢还原法的反应温度偏高，该方法并不十分
第十一章金属淀积
11.3.3、铝- 铜（2~4%）合金 (1) 抗电迁移能力强。 (2) 热处理过程中能阻止铝、硅的再结晶，减
小膜中小丘的产生，对多层布线有利。
缺点：
增加了淀积设备和工艺的复杂性；造成了 不同的刻蚀率；增加了薄膜的电阻率。
11.4 铜 铜作为金属互连线的优点：
• 电阻率小，减少RC延迟（RC系统常量：金 属电阻R和电容C联合作用，就会使集成电 路的信号变慢。），增加芯片速度；
11.1金属化的专门术语
互连（interconnect)指由导体材料如铝、多 晶硅或铜制成的连线将电信号传输到芯片的 不同部分。也被用于芯片上器件和整个封装 之间的金属连接。
接触（contact）指芯片内部的器件与第一金 属层间在硅片表面的连接。
通孔（via）指穿过各种介质从某一金属层到 毗邻金属层形成电通路的开口。
2.硅在铝中的溶解和扩散，会产生铝尖楔现 象，导致浅PN结退化甚至穿通。
• 铝尖楔现象（结穿刺现象）这是由于硅溶 解到铝中，特别是在几个点上大量溶解形 成的。它使铝像尖钉一样刺入硅中，造成 PN结的短路失效。
3.高温下与SiO2反应，使铝膜变薄，电阻变 大，SiO2受侵蚀。
3SiO2+4Al
3Si+2Al2O3
（9）长期的稳定性 （10）高纯度 （11）均匀的颗粒结构 （12）能够淀积出均匀而且没有“空洞”和
“小丘”的薄膜
半导体工业中常用的金属材料
但是能满足上述要求的最佳金属是铝，它已
广泛地应用于双极和 MOS集成电路中．铝
的室温电阻率很低2.7 ·cm，因而能满
足低阻的要求，与N+、P+硅或多晶硅的欧 姆接触电阻可低至（1—10)x10-6 ，与 SiO2和磷硅玻璃附着性好，又易于淀识和 刻蚀．但是铝也有缺点，主要是电迁移问题； 硅在铝中的扩散引 起铝在Al／Si界面向硅 中楔进和耐腐蚀性差等问题．为了解决这
半导体制造技术—第四讲：淀积工艺
5. 氧化还原反应： 反应3与4地组合，反应后形成两
种新的化合物。
半导体知识人
以上5中基本反应中，有一些特定的 化学气相淀积反应用来在硅片衬底上淀 积膜。对于某种特定反应的选择通常要 考虑淀积温度、膜的特性以及加工中的 问题等因素。 例如，用硅烷和氧气通过氧化反应 淀积 SiO 2 膜。反应生成物 SiO2 淀积在硅 片表面，副产物事是氢。 SiH4 + O2 SiO2 + 2H2
半导体知识人
连续加工的APCVD 反应炉
反应气体 1 惰性分隔气体 膜 反应气体 2 硅片
半导体知识人
ULSI硅片上的多层金属化
钝化层
ILD-6
压点金属
ILD-5 M-4 ILD-4 M-3 ILD-3 M-2 ILD-2 M-1 Via Poly gate LI metal n+ p+ n-well p+ LI oxide STI n+ p-well n+ p+ ILD-1
p- Epitaxial layer
半导体知识人
在更低的反应温度和压力下，由于只有更 少的能量来驱动表面反应，表面反应速度会降 低。最终反应物达到硅片表面的速度将超过表 面化学反应的速度。在这种情况下。淀积速度 是受化学反应速度限制的，此时称表面反应控 制限制。
CVD 气流动力学
CVD气流动力学对淀积出均匀的膜很重要。 所谓气体流动，指的是反应气体输送到硅片表 面的反应区域（见下图）。CVD气体流动的主 要因素包括，反应气体从主气流中到硅片表面 的输送以及在表面的化学反应速度。
第四讲：淀积工艺
半导体知识人
概
述
薄膜淀积是芯片加工过程中一个至关重要 的工艺步骤，通过淀积工艺可以在硅片上生长 导各种导电薄膜层和绝缘薄膜层。 各种不同类型的薄膜淀积到硅片上，在某 些情况下，这些薄膜成为器件结构中的一个完 整部分，另外一些薄膜则充当了工艺过程中的 牺牲品，并且在后续的工艺中被去掉。 本章将讨论薄膜淀积的原理、过程和所 需的设备，重点讨论SiO2和Si3N4等绝缘材料薄 膜以及多晶硅的淀积。金属和金属化合物薄膜 的淀积将在第13章中介绍。
半导体制造技术—第四讲：淀积工艺共69页
56、书不仅是生活，而且是现在、过 去和未 来文化 生活的 源泉。 ——库 法耶夫 57、生命不可能有两次，但许多人连一 次也不 善于度 过。— —吕凯 特 58、问渠哪得清如许，为有源头活水来 。—— 朱熹 59、我的努力求学没有得到别的好处， 只不过 是愈来 愈发觉 自己的 无知。 ——笛 卡儿
拉
60、生活的道路一旦选定，就要勇敢地 走到底 ，决不 回头。 、纪律是自由的第一条件。——黑格 尔 7、纪律是集体的面貌，集体的声音， 集体的 动作， 集体的 表情， 集体的 信念。 ——马 卡连柯
8、我们现在必须完全保持党的纪律， 否则一 切都会 陷入污 泥中。 ——马 克思 9、学校没有纪律便如磨坊没有水。— —夸美 纽斯
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Physical Processes Physical Vapor Deposition (PVD or Sputtering)
DC Diode
Plating
Electrochemical deposition (ECD), commonly referred to as electroplating Electroless Plating
Semiconductor Manufacturing Technology
Michael Quirk & Julian Serda © October 2001 by Prentice Hall
Chapter 11
Deposition
Semiconductor Manufacturing Technology
Aspect Ratio for Film Deposition
Aspect Ratio =
Depth Width
Aspect Ratio =
500 Å 250 Å
=
2 1
D
500 Å
W
250 Å
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
ILD-5 M-4 ILD-4 M-3 ILD-3 M-2 ILD-2 M-1 Via Poly gate LI metal n+ p+ n-well p+ LI oxide STI n+ p-well n+ p+ ILD-1
p- Epitaxial layer p+ Silicon substrate
Ionized metal plasma (IMP)
Chapter 12
Chapter 12
Chapter 12
Chapter 11
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Table 11.1
© 2001 by Prentice Hall
Evaporation
Spin On Methods
Filament and Electron Beam Molecular Beam Epitaxy (MBE)
Spin on glass (SOG) Spin on dielectric (SOD)
Radio Frequency (RF)
DC Magnetron
Oxide
Silicon substrate
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 11.4
© 2001 by Prentice Hall
Film Coverage over Steps
Photo 11.2
© 2001 by Prentice Hall
Stages of Film Growth
Gas molecules
Nucleation
Coalescence
Continuous film
Substrate
Semiconductor Manufacturing Technology
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 11.3
© 2001 by Prentice Hall
Metal Layers in a Chip
Micrograph courtesy of Integrated Circuit Engineering
Figure 11.6
© 2001 by Prentice Hall
High Aspect Ratio Gap
Photograph courtesy of Integrated Circuit Engineering
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Uniform thickness
Conformal step coverage
Nonconformal step coverage
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 11.5
© 2001 by Prentice Hall
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Solid Thin Film
Thickness Width Thin films are very thin in comparison to the substrate.
by Michael Quirk and Julian Serda
Figure 11.7
© 2001 by Prentice Hall
Techniques of Film Deposition13
Chemical Processes Chemical Vapor Deposition (CVD)
Atmospheric Pressure CVD (APCVD) or Sub-Atmospheric CVD (SACVD) Low Pressure CVD (LPCVD) Plasma Assisted CVD: Plasma Enhanced CVD (PECVD) High Density Plasma CVD (HDPCVD) Vapor Phase Epitaxy (VPE) and Metal-organic CVD (MOCVD) Dielectrics: Chapter 11 Metals: Chapter 12
Implant
Used with permission of Advanced Micro Devices
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 11.2
© 2001 by Prentice Hall
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Photo 11.1
© 2001 by Prentice Hall
Film Deposition
Thin Film Characteristics
Good step coverage Ability to fill high aspect ratio gaps (conformality) Good thickness uniformity High purity and density
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Film Layers for an MSI Era NMOS Transistor
Nitride Topside Oxide Pad Poly n+ Pre-metal oxide Sidewall oxide Gate oxide ILD n+ Field oxide Oxide p+ n-well p- epi layer Poly Metal Metal p+
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Multilevel Metallization on a ULSI Wafer
Passivation layer ILD-6 Bonding pad metal
ห้องสมุดไป่ตู้
Controlled stoichiometries
High degree of structural perfection with low film stress Good electrical properties Excellent adhesion to the substrate material and subsequent films
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Objectives
After studying the material in this chapter, you will be able to:
1. Describe multilayer metallization. Discuss the acceptable characteristics of a thin film. State and explain the three stages of film growth. 2. Provide an overview of the different film deposition techniques. 3. List and discuss the 8 basic steps to a chemical vapor deposition (CVD) reaction, including the different types of chemical reactions. 4. Describe how CVD reactions are limited, reaction dynamics and the effect of dopant addition to CVD films. 5. Describe the different types of CVD deposition systems, how the equipment functions and the benefits/limitations of a particular tool for film applications. 6. Explain the importance of dielectric materials for chip technology, with applications. 7. Discuss epitaxy and three different epi-layer deposition methods 8. Explain spin on dielectrics.