半导体制造技术期末复习
苏州大学半导体工艺复习期末复习
半导体工艺期末复习针对性总结第一部分：论述题1、集成电路的工艺集成：晶体生长（外延）、薄膜氧化、气相沉积、光刻、扩散、离子注入、刻蚀以及金属化等。
☆2、工艺目的：①形成薄膜：化学反应，PVD，CVD，旋涂，电镀；②光刻：实现图形的过渡转移；③刻蚀：最后的图形转移；④改变薄膜：注入，扩散，退火；3、单晶硅制备的方法：直拉法、磁控直拉技术、悬浮区熔法（FZ）。
☆4、直拉法的关键步骤以及优缺点（1）关键步骤：熔硅、引晶、收颈、放肩、等径生长、收晶。
熔硅：将坩埚内多晶料全部熔化；引晶：先预热籽晶达到结晶温度后引出结晶；收颈：排除接触不良引起的多晶和尽量消除籽晶内原有位错的延伸；放肩：略降低温度（15-42℃），让晶体逐渐长到所需的直接为止；等径生长：提高拉速收肩，收肩后保持晶体直径不变，就是等径生长；收晶：拉速不变、升高熔体温度或熔体温度不变、加速拉速，使晶体脱离熔体液面。
（2）优点：①所生长单晶的直径较大，成本相对较低；②通过热场调整及晶体转速、坩埚转速等工艺参数的优化，可较好控制电阻率径向均匀性。
（3）缺点：石英坩埚内壁被熔硅侵蚀及石墨保温加热元件的影响，易引入氧、碳等杂质，不易生长高电阻率的单晶。
5、磁控直拉技术的优点：①减少温度波动；②减轻熔硅与坩埚作用；③降低了缺陷密度，氧的含量；④使扩散层厚度增大；⑤提高了电阻分布的均匀性。
6、悬浮区熔法制备单晶体：特点：①不需要坩埚，污染少；②制备的单晶硅杂质浓度比直拉法更低；③主要用于需要高电阻率材料的器件。
缺点：单晶直径不及CZ法☆7、晶体生长产生的缺陷种类及影响种类：点缺陷、线缺陷、面缺陷、体缺陷；影响：点缺陷…… 影响杂质的扩散运动；线缺陷…… 金属杂质容易在线缺陷处析出，劣化器件性能；面缺陷…… 不能用于制作集成电路；体缺陷…… 不能用于制作集成电路。
8、外延生长①常用的外延技术：化学气相淀积（CVD）、分子束外延（MBE）。
②化学气相淀积：通过气体化合物间的化学作用而形成外延的工艺；分类：常压（APCVD）、低压（LPCVD）；③分子束外延：在超高真空下（约10−8Pa），一个或多个热原子或热分子束在晶体表面反应的外延技术；优点：（1）MBE能够非常精准地控制化学组成和掺杂浓度粉分布；（2）能够制作厚度只有原子层量级的单晶多层结构。
半导体制造技术期末复习
微电子期末复习集成电路开展历史：1947年。
贝尔实验室，点接触晶体管，1956年诺贝尔物理奖。
1948年W. Shockley 提出结型晶体管概念1950年第一只NPN结型晶体管1959年第一个集成电路集成电路--将多个电子元件〔晶体管、二极管、电容、电阻、电抗等〕集成到〔硅〕衬底上。
集成电路的制造步骤：1硅片制备2硅芯片制造〔重点〕3硅片测试/拣选4装配与封装5终测关键尺寸(CD)：集成电路中半导体器件能够加工的最小尺寸。
它是衡量集成电路设计和制造水平的重要尺度，关键尺寸越小，芯片的集成度越高，速度越快，性能越好。
摩尔定律：Moore 定律是在1965 年由INTEL公司的Gordon Moore 提出的，其内容是：硅集成电路按照4 年为一代，每代的芯片集成度要翻两番、工艺线宽约缩小30%，IC工作速度提高1.5倍等开展规律开展。
单晶硅：单晶硅，也称硅单晶，具有根本完整的点阵构造的晶体。
不同的方向具有不同的性质，是一种良好的半导材料。
1用高纯度的多晶硅在单晶炉内拉制而成2纯度要求到达99.9999％，甚至到达99.9999999％以上。
用于制造半导体器件、太阳能电池等3半导体市场中95%以上的半导体器件及99%以上的集成电路用硅多晶硅：1：多晶硅硬度介于锗和石英之间，室温下质脆，切割时易碎裂2：主要用做半导体的原料，是制做单晶硅的主要原料，可作各种晶体管、整流二极管、可控硅、太阳能电池、集成电路、电子计算机芯片以及红外探测器等。
非晶硅：非晶硅是一种直接能带半导体，它的构造内部有许多所谓的“悬键〞，也就是没有和周围的硅原子成键的电子，这些电子在电场作用下就可以产生电流，并不需要声子的帮助，因而非晶硅可以做得很薄，还有制作本钱低的优点。
单晶硅的制备方法主要有：1：CZ法〔直拉法〕2：悬浮区熔法〔CF法〕其本质都是把熔融硅冷却成硅晶体CZ法：1：CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型的固体硅锭,85%以上的单晶硅是采用CZ法生长,籽晶为所需晶向的单晶硅。
半导体技术期末复习
1.20世纪上半叶对半导体产业发展做出贡献的4种不同产业。
P2答：真空管电子学、无线电通信、机械制表机、固体物理2.列出5个集成时代，指出每个时代的时间段，并给出每个时代每个芯片上的元件数。
P4小规模集成电路20世纪60年代前期2-50个芯片中规模集成电路20世纪60年代到70年代前期20-5000个芯片大规模集成电路20世纪70年代前期到70年代后期5000-100000个芯片超大规模集成电路20世纪70年代后期到80年代后期个芯片甚大规模集成电路20世纪90年代后期至今大于1000000个芯片3.列出提高微芯片制造技术相关的三个重要趋势，简要描述每个趋势。
P81、提高芯片性能:提高速度和降低功耗。
1）、器件做的越小，芯片上的器件就越多，芯片的速度就提高；2）、使用材料，通过芯片表面的电路和器件来提高电信号的传输。
2、提高芯片可靠性3、降低芯片成本原因：根本原因是得益于CD尺存的减小；半导体产品市场的大幅度增长。
4.什么是芯片的关键尺寸？这种尺寸为何重要？P9芯片的物理尺寸特征被称为特征尺寸，最小的特征尺寸称为关键尺寸。
将CD作为定义制造复杂性水平的标准，也就是如果你拥有在硅片上制造某种CD的能力，那你就能加工其他所有特征尺寸，由于这些尺寸更大，因此更容易生产。
例如，如果芯片上的最小尺寸是0.18um，那么这个尺寸就是CD。
半导体产业使用“技术节点”这一术语描述在硅片制造中使用的可应用CD .5.什么是摩尔定律？它预测了什么？这个定律正确吗？P101964年摩尔预言在一块芯片上的晶体管数大约每隔一年翻一番（后来在1975年被修正为预计每18个月翻一番）。
摩尔定律惊人的准确！6.以B掺入Si中为例，说明什么是受主杂质、受主杂质电离过程和P型半导体。
在硅晶体中掺入硼，硼是Ⅲ族元素，硼替代原有硅原子位置，由于Ⅲ族元素最外层只有3个价电子，与周围硅原子产生共价键时，产生一个空穴，而本身接受一个电子称为带负电的离子，通常我们称这种杂质为受主杂质。
半导体制造技术期末题库参考答案
RVD 和 GILD 的原理， 它们的优缺点及应用方向。
答：快速气相掺杂(RVD, Rapid Vapor-phase Doping)是一种掺杂剂从气相直接向硅中扩散、 并能形成超浅结的快速掺杂工艺。 原理是利用快速热处理过程(RTP)将处在掺杂剂气氛中 的硅片快速均匀地加热至所需要的温度，同时掺杂剂发生反应产生杂质院子，杂质原子 直接从气态转变为被硅表面吸附的固态，然后进行固相扩散，完成掺杂目的。 RVD 技术的优势（与离子注入相比，特别是在浅结的应用上） ：RVD 技术并不受注入所 带来的一些效应的影响，如：沟道效应、晶格损伤或使硅片带电。 RVD 技术的劣势：对于选择扩散来说，采用 RVD 工艺仍需要掩膜。另外，RVD 仍然要在 较高温度下完成。杂质分布是非理想的指数形式，类似固态扩散，其峰值处于表面处。 应用方向：主要应用在 ULSI 工艺中，例如对 DRAM 中电容的掺杂，深沟侧墙的掺杂， 甚至在 CMOS 浅源漏结的制造中也采用 RVD 技术。 气体浸没激光掺杂(GILD： Gas Immersion Laser Doping)的工作原理：使用激光器照射处 于气态源中的硅表面，使硅表面因吸收能量而变为液体层，同时气态掺杂源由于热解或 光解作用产生杂质原子，杂质原子通过液相扩散进入很薄的硅液体层，当激光照射停止 后，掺有杂质的液体层通过固相外延转变为固态结晶体，从而完成掺杂。 GILD 的优点：杂质在液体中的扩散速度非常快，使得其分布均匀，因而可以形成陡峭的 杂质分布形式。由于有再结晶过程，所以不需要做进一步的热退火。掺杂仅限于表面， 不会发生向内扩散，体内的杂质分布没有任何扰动。可以用激光束的能量和脉冲时间决 定硅表面融化层的深度。在一个系统中相继完成掺杂，退火和形成图形，极大简化了工 艺，降低系统的工艺设备成本。 GILD 的缺点：集成工艺复杂，技术尚不成熟。 GILD 的应用：MOS 与双极器件的制造，可以制备突变型杂质分布，超浅深度和极低的 串联电阻。 2． 集成电路制造中有哪几种常见的扩散工艺？各有什么特点？ 答：按照原始扩散杂质源在室温下的相态可将扩散分为三类：固态源扩散，液态源扩散 与气态源扩散。 (1) 固态源扩散：常见的主要有开管扩散、箱法扩散和涂源法扩散 a.开管扩散是把杂质源和硅片分开放置在扩散炉管中，通过惰性气体将杂质蒸汽输 运只硅片表面。其特点是温度对杂质浓度和杂质分布有着直接的影响，重复性与稳 定性都很好。 b.箱法扩散是把杂质源和硅片壮在由石英或者硅做成的箱内，在氮气或氩气的保护 下进行扩散。其特点是扩散源多为杂质的氧化物，箱子具有一定的密闭性。含有杂 质的蒸汽与硅表面反应，形成含有杂质的薄氧化层，杂质由氧化层直接向硅内扩散。 其硅表面浓度基本由扩散温度下杂质在硅中的固溶度决定，均匀性较好。 c.涂源法扩散是把溶于溶剂的杂质源直接涂在待扩散的硅片表面，在高温下由遁形 其他保护进行扩散。其特点是杂质源一般是杂质的氧化物或者杂质的氧化物与惰性 氧化物的混合物，当溶剂挥发后在硅表面形成一层杂质源。这种方法的表面浓度难 以控制，且不均匀。可以通过旋转涂源工艺或化学气象淀积法改善 (2) 液态源扩散是使用携带气体通过液态源，把杂质源蒸汽带入扩散炉管。其特点是载 气除了通过携带杂质气体进入扩散炉内之外，还有一部分直接进入炉管，起到稀释
半导体器件复习题
半导体器件复习题一、半导体基础知识1、什么是半导体？半导体是一种导电性能介于导体和绝缘体之间的材料。
常见的半导体材料有硅（Si）、锗（Ge）等。
其导电能力会随着温度、光照、掺入杂质等因素的变化而发生显著改变。
2、半导体中的载流子半导体中有两种主要的载流子：自由电子和空穴。
在本征半导体中，自由电子和空穴的数量相等。
3、本征半导体与杂质半导体本征半导体是指纯净的、没有杂质的半导体。
而杂质半导体则是通过掺入一定量的杂质元素来改变其导电性能。
杂质半导体分为 N 型半导体和 P 型半导体。
N 型半导体中多数载流子为自由电子，P 型半导体中多数载流子为空穴。
二、PN 结1、 PN 结的形成当 P 型半导体和 N 型半导体接触时，在交界面处会形成一个特殊的区域，即 PN 结。
这是由于扩散运动和漂移运动达到动态平衡的结果。
2、 PN 结的单向导电性PN 结正偏时，电流容易通过；PN 结反偏时，电流难以通过。
这就是 PN 结的单向导电性，是半导体器件工作的重要基础。
3、 PN 结的电容效应PN 结存在势垒电容和扩散电容。
势垒电容是由于空间电荷区的宽度随外加电压变化而产生的；扩散电容则是由扩散区内电荷的积累和释放引起的。
三、二极管1、二极管的结构和类型二极管由一个 PN 结加上电极和封装构成。
常见的二极管类型有普通二极管、整流二极管、稳压二极管、发光二极管等。
2、二极管的伏安特性二极管的电流与电压之间的关系称为伏安特性。
其正向特性曲线存在一个开启电压，反向特性在一定的反向电压范围内电流很小，当反向电压超过一定值时会发生反向击穿。
3、二极管的主要参数包括最大整流电流、最高反向工作电压、反向电流等。
四、三极管1、三极管的结构和类型三极管有 NPN 型和 PNP 型两种。
它由三个掺杂区域组成，分别是发射区、基区和集电区。
2、三极管的电流放大作用三极管的基极电流微小的变化能引起集电极电流较大的变化，这就是三极管的电流放大作用。
半导体器件期末考试试题
半导体器件期末考试试题# 半导体器件期末考试试题## 一、选择题（每题2分，共20分）1. 半导体材料的导电性介于导体和绝缘体之间，这是因为： - A. 温度影响- B. 掺杂效应- C. 晶格结构- D. 电子空穴对2. PN结形成后，其两侧的电势差是：- A. 正值- B. 负值- C. 零- D. 无法确定3. 下列哪个不是半导体器件的特性参数：- A. 载流子浓度- B. 迁移率- C. 击穿电压- D. 频率响应4. MOSFET的全称是：- A. 金属-氧化物-半导体场效应晶体管- B. 金属-半导体-氧化物场效应晶体管- C. 金属-氧化物-半导体二极管- D. 金属-氧化物-半导体变容二极管5. 以下哪个是半导体器件的制造工艺：- A. 光刻- B. 焊接- C. 铸造- D. 热处理## 二、简答题（每题10分，共30分）1. 简述PN结的工作原理及其在半导体器件中的应用。
2. 描述MOSFET的工作原理，并说明其在集成电路设计中的重要性。
3. 解释半导体材料的掺杂过程，并举例说明掺杂对半导体器件性能的影响。
## 三、计算题（每题25分，共50分）1. 假设一个N型半导体的掺杂浓度为\[10^{15}\] cm\[^{-3}\]，计算其在室温下的电子浓度。
假设电子的亲和力为0.7eV。
2. 给定一个PN结，其正向偏置电压为0.7V，反向击穿电压为100V。
若PN结处于反向偏置状态，计算其反向偏置电压为50V时的耗尽区宽度。
假设耗尽区宽度与电压的关系为线性。
## 四、论述题（共30分）1. 论述半导体器件在现代电子技术中的重要性，并展望其在未来技术发展中的潜在应用。
请注意，以上试题仅为示例，实际考试内容可能根据教学大纲和课程内容有所不同。
考生应根据所学知识和理解，认真作答。
最新半导体器件与工艺期末复习资料知识讲解
最新半导体器件与工艺期末复习资料知识讲解pn 结二极管的两个基本特性①开关特性②整流特性突变结模型近似①掺杂分布是阶跃函数。
在n 型和p 型半导体的净掺杂浓度皆为常数。
②杂质完全电离。
即n 型半导体和p 型半导体的平衡电子浓度分别为：n n0=N D 和p p0=N A ③忽略杂质引起的带隙变窄效应。
但需要考虑掺杂引起的费米能级变化，对简并态，n 型半导体和p 型半导体的费米能级分别处于导带底和价带顶。
pn 结平衡能带图接触后平衡态下的费米能级就是上图的E F内建电势差在没有外接电路的情形下，扩散过程不会无限延续下去。
此时会到达一种平衡，即扩散和漂移之间的动态平衡，相应产生的电势差称为接触电势差。
由于是自身费米能级不同产生的，因此常称为自建势或内建势电子和空穴的内建电势差大小区别对于同质结，他们的大小是一样的，对于异质结不一样。
突变结电场强度与电势分布电场分布图大小电势分布图由dx x E x )()(大小求出耗尽区及其宽度，在各自n 区、p 区的耗尽宽度与什么有关？①定义：在半导体pn 结、肖特基结、异质结中，由于界面两侧半导体原有化学势的差异导致界面附近能带弯曲，从而形成能带弯曲区域电子或空穴浓度的下降，这一界面区域称为耗尽区。
②宽度：③关系：pn n p D A p nx x V V N N x x ;单边突变结及其平衡时的能带图外加正偏压、负偏压下的pn结能带图pn结电压与外加偏压关系外加反偏电压V j=V t o tal=V bi+V R;外加正偏电压V j=V total=V bi-V R扩散电流势垒降低，位于中性区或准中性区的多数电子或空穴通过扩散穿过pn结皆产生从n到p或p到n的净电子、净空穴扩散流，相应地皆为从p区至n区的净扩散电流;从n区扩散到p区的电子将成为p区中的过剩少数载流子，将发生远离结区的方向扩散和复合，过剩电子浓度将逐渐减小。
此时，由于中性p区无电场，因此电子主要以扩散方式流入p区，故称过剩少数载流子电流为扩散电流或注入电流。
半导体工艺及芯片制造复习资料简答题与答案
半导体工艺及芯片制造复习资料简答题与答案第一章、半导体产业介绍1 .什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？（15分）集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。
集成电路芯片/元件数 无集成1 小规模（SSI ）2到50 中规模（MSI ）50到5000 大规模（LSI ）5000到10万 超大规模（VLSI ） 10万至U100万 甚大规模（ULSI ） 大于100万 产业周期1960年前 20世纪60年代前期 20世纪60年代到70年代前期 20世纪70年代前期到后期 20世纪70年代后期到80年代后期 20世纪90年代后期到现在2 .写出IC 制造的5个步骤？（15分）Wafer preparation （硅片准备）Wafer fabrication （硅片制造）Wafer test/sort （硅片测试和拣选）Assembly and packaging （装配和封装）Final test （终测）3 .写出半导体产业发展方向？什么是摩尔定律？（15分）发展方向：提高芯片性能一提升速度（关键尺寸降低，集成度提高，研发采用新材料），降低功耗。
提高芯片可靠性一严格控制污染。
降低成本——线宽降低、晶片直径增加。
摩尔定律指：IC 的集成度将每隔一年翻一番。
1975年被修改为：IC 的集成度将每隔一年半翻一番。
4 .什么是特征尺寸CD ？ （10分）最小特征尺寸，称为关键尺寸（Critical Dimension, CD ） CD 常用于衡量工艺难易的标志。
5.什么是 More moore 定律和 More than Moore 定律？（10 分）“More Moore”指的是芯片特征尺寸的不断缩小。
从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小。
与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。
半导体器件工艺与物理期末必考题材料汇总
半导体器件⼯艺与物理期末必考题材料汇总半导体期末复习补充材料⼀、名词解释１、准费⽶能级费⽶能级和统计分布函数都是指的热平衡状态，⽽当半导体的平衡态遭到破坏⽽存在⾮平衡载流⼦时，可以认为分就导带和价带中的电⼦来讲，它们各⾃处于平衡态，⽽导带和价带之间处于不平衡态，因⽽费⽶能级和统计分布函数对导带和价带各⾃仍然是适⽤的，可以分别引⼊导带费⽶能级和价带费⽶能级，它们都是局部的能级，称为“准费⽶能级”，分别⽤E F n、E F p表⽰。
２、直接复合、间接复合直接复合—电⼦在导带和价带之间直接跃迁⽽引起电⼦和空⽳的直接复合。
间接复合—电⼦和空⽳通过禁带中的能级（复合中⼼）进⾏复合。
３、扩散电容PN结正向偏压时，有空⽳从P区注⼊N区。
当正向偏压增加时，由P区注⼊到N区的空⽳增加，注⼊的空⽳⼀部分扩散⾛了，⼀部分则增加了N区的空⽳积累，增加了载流⼦的浓度梯度。
在外加电压变化时，N扩散区内积累的⾮平衡空⽳也增加，与它保持电中性的电⼦也相应增加。
这种由于扩散区积累的电荷数量随外加电压的变化所产⽣的电容效应，称为P-N结的扩散电容。
⽤CD表⽰。
4、雪崩击穿随着PN外加反向电压不断增⼤，空间电荷区的电场不断增强，当超过某临界值时，载流⼦受电场加速获得很⾼的动能，与晶格点阵原⼦发⽣碰撞使之电离，产⽣新的电⼦—空⽳对，再被电场加速，再产⽣更多的电⼦—空⽳对，载流⼦数⽬在空间电荷区发⽣倍增，犹如雪崩⼀般，反向电流迅速增⼤，这种现象称之为雪崩击穿。
1、PN结电容可分为扩散电容和过渡区电容两种，它们之间的主要区别在于扩散电容产⽣于过渡区外的⼀个扩散长度范围内，其机理为少⼦的充放电，⽽过渡区电容产⽣于空间电荷区，其机理为多⼦的注⼊和耗尽。
2、当MOSFET器件尺⼨缩⼩时会对其阈值电压V T产⽣影响，具体地，对于短沟道器件对V T的影响为下降，对于窄沟道器件对V T的影响为上升。
3、在NPN型BJT中其集电极电流I C受V BE电压控制，其基极电流I B受V BE电压控制。
半导体制造技术考试资料(1)
一．论述1、例出光刻的8个步骤，并对每一步做出简要解释。
（P316）第一步：气相成底膜处理，光刻的第一步是清洗、脱水和硅片表面成底膜处理，其目的是增强硅片和光刻胶之间的粘附性。
脱水烘干以去除吸附在硅片表面大部分水汽。
脱水烘干后硅片立即要用六甲基二硅胺烷（HMDS）进行成膜处理，起到粘附促进剂的作用。
第二步：旋转涂胶，成底膜处理后，硅片要立即采用旋转涂胶的方法涂上液相光刻胶材料。
将硅片被固定在真空载片台上，它是一个表面上有很多真空孔以便固定硅片的平的金属或聚四氯乙烯盘。
一定数量的液体光刻胶滴在硅片上，然后硅片旋转得到一层均匀的光刻胶图层第三步：软烘，去除光刻胶中的溶剂第四步：对准和曝光，把掩膜版图形转移到涂胶的硅片上第五步：曝光后烘培，将光刻胶在100到110的热板上进行曝光后烘培第六步：显影，在硅片表面光刻胶中产生图形。
光刻胶上的可溶解区域被化学显影剂溶解，将可见的岛或者窗口图形留在硅片表面。
最通常的显影方法是旋转、喷雾、浸润，然后显影，硅片用去离子水（DI）冲洗后甩干。
第七步：坚膜烘培，挥发掉存留的光刻胶溶剂，提高光刻胶对硅片表面的粘附性第八步：显影后检查，检查光刻胶图形的质量，找出有质量问题的硅片，描述光刻胶工艺性能以满足规范要求2.解释发生刻蚀反应的化学机理和物理机理。
（P412）干法刻蚀系统中，刻蚀作用是通过化学作用或物理作用，或者化学和物理的共同作用来实现的。
在纯化学机理中，等离子体产生的反应元素（自由基和反应原子）与硅片表面的物质发生反应。
物理机理的刻蚀中，等离子体产生的能带粒子（轰击的正离子）在强电场下朝硅片表面加速，这些离子通过溅射刻蚀作用去除未被保护的硅片表面材料。
3.描述CVD反应中的8个步骤。
(P247)1) 气体传输至淀积区域：反应气体从反应腔入口区域流动到硅片表面的淀积区域；2) 膜先驱物的形成：气相反应导致膜先驱物（将组成最初的原子和分子）和副产物的形成；3) 膜先驱物附着在硅片表面：大量膜先驱物输运到硅片表面；4)膜先驱物粘附：膜先驱物粘附在硅片表面；5) 膜先驱物扩散：膜先驱物向膜生长区域的表面扩散；6) 表面反应：表面化学反应导致膜淀积和副产物的生成；7) 副产物从表面移除：吸附（移除）表面反应的副产物8）副产物从反应腔移除：反应副产物从淀积区域随气体流动到反应腔出口并排出5.离子注入设备的5个主要子系统。
大学半导体材料课后习题答案期末考试复习资料汇总
⼤学半导体材料课后习题答案期末考试复习资料汇总半导体材料复习资料绪论1.半导体的基本特性？①电阻率⼤体在10-3~109Ω?范围②整流效应③负电阻温度系数④光电导效应⑤光⽣伏特效应⑥霍尔效应2.为什么说有⼀天，硅微电⼦技术可能会⾛到尽头？①功耗的问题存储器⼯作靠的是成千上万的电⼦充放电实现记忆的，当芯⽚集成度越来越⾼耗电量也会越来越⼤，如何解决散热的问题？②掺杂原⼦均匀性的问题⼀个平⽅厘⽶有⼀亿到⼗亿个器件，掺杂原⼦只有⼏⼗个，怎么保证在每⼀个期间的杂质原⼦的分布式⼀模⼀样的呢？是硅微电⼦技术发展遇到的⼜⼀个难题③2层量⼦隧穿漏电的问题随着器件尺⼨的减⼩，绝缘介质2的厚度也在减⼩，当减⼩到⼏个纳⽶的时候，及时很⼩的电压，也有可能使器件击穿或漏电。
量⼦隧穿漏电时硅微电⼦技术所遇到的另⼀个问题。
④量⼦效应的问题如果硅的尺⼨达到⼏个纳⽶时，那么量⼦效应就不能忽略了，现有的集成电路的⼯作原理就可能不再适⽤第⼀章⒈⽐较3氢还原法和硅烷法制备⾼纯硅的优缺点？⑴三氯氢硅还原法优点：产率⼤，质量⾼，成本低，是⽬前国内外制备⾼纯硅的主要⽅法。
缺点：基硼、基磷量较⼤。
⑵硅烷法优点①除硼效果好；（硼以复盐形式留在液相中）②⽆腐蚀，降低污染；（⽆卤素及卤化氢产⽣）③⽆需还原剂，分解效率⾼；④制备多晶硅⾦属杂质含量低（4的沸点低）缺点：安全性问题相图写出合⾦Ⅳ由0经1-2-3的变化过程第⼆章⒈什么是分凝现象？平衡分凝系数？有效分凝系数？答：⑴分凝现象：含有杂质的晶态物质溶化后再结晶时，杂质在结晶的固体和未结晶的液体中浓度不同，这种现象较分凝现象。
⑵平衡分凝系数：固液两相达到平衡时，固相中的杂质浓度和液相中的杂质浓度是不同的，把它们的⽐值称为平衡分凝系数，⽤K0表⽰。
K0⑶有效分凝系数：为了描述界⾯处薄层中杂质浓度偏离对固相中杂质浓度的影响，通常把固相杂质浓度与固体内部的杂质浓度0的⽐值定义为有效分凝系数⒉写出公式及各个物理量的含义，并讨论影响分凝系数的因素。
半导体制造期末复习要点
02
03
VLSI对光刻工艺的要求；
01
正胶、负胶的特点；
02
光刻胶的主要组成成分；
03
金属掩膜版的主要材料；
04
电子束制版工艺（光刻七大工艺步骤）；
05
光学曝光的方式及各自优缺点；
06
VLSI对图形转换的要求；
07选择比的概念；源自08光刻与腐蚀湿法刻蚀的概念；
01
常用微电子薄膜的湿法刻蚀过程（腐蚀液的选择）；
集成电路制造工艺
期末复习要点
超净加工车间等级划分、各净化等级适用范围；
01
超净加工车间制备方式；
02
超纯水制备方式；
03
薄膜制备
氧化膜质量控制（膜厚测量、缺陷检测）；
比色法测量氧化膜厚度的测试原理及过程；
半导体制造中对薄膜的质量要求（台阶覆盖、高深宽比填隙能力、厚度均匀性、高纯度和高密度）；
外延的概念、目的；
气相外延制备硅外延层原理及过程；
原位气相腐蚀抛光目的及过程；
影响外延生长速度因素（浓度、分压、温度、气体流速、反应腔形状）； 自掺杂产生的原因及消除措施； Si3N4膜、多晶硅膜、金属铝膜等常用微电子用膜CVD方式淀积原材料及淀积原理； CVD的分类（按压强分）； 等离子体化学气相淀积原理及其优势； 二氧化硅膜中添加P和B的原因； 硅化钨的CVD淀积原理；
02
湿法刻蚀的优缺点；
03
干法刻蚀的概念；
04
常用微电子薄膜的干法刻蚀过程（腐蚀气体的选择）；
05
湿法刻蚀、干法刻蚀的比较；
06
常用去胶方式；
07
热扩散的两种扩散方式（恒定表面源扩散、有限表面源扩散）；
工艺中常用的扩散方式及扩散杂质源（固态源、液态源、气态源）；
半导体制造工艺期末考试重点复习资料
半导体制造工艺期末考试重点复习资料1、三种重要的微波器件：转移型电子晶体管、碰撞电离雪崩渡越时间二极管、MESFET。
2、晶锭获得均匀的掺杂分布：较高拉晶速率和较低旋转速率、不断向熔融液中加高纯度多晶硅，维持熔融液初始掺杂浓度不变。
3、砷化镓单晶：p型半导体掺杂材料镉和锌，n型是硒、硅和锑硅：p型掺杂材料是硼，n型是磷。
4、切割决定晶片参数：晶面结晶方向、晶片厚度（晶片直径决定）、晶面倾斜度（从晶片一端到另一端厚度差异）、晶片弯曲度（晶片中心到晶片边缘的弯曲程度）。
5、晶体缺陷：点缺陷（替位杂质、填隙杂质、空位、Frenkel，研究杂质扩散和氧化工艺）、线缺陷或位错（刃型位错和螺位错，金属易在线缺陷处析出）、面缺陷（孪晶、晶粒间界和堆垛层错，晶格大面积不连续，出现在晶体生长时）、体缺陷（杂质和掺杂原子淀积形成，由于晶体固有杂质溶解度造成）。
6、最大面为主磨面，与<110>晶向垂直，其次为次磨面，指示晶向和导电类型。
7、半导体氧化方法：热氧化法、电化学阳极氧化法、等离子化学汽相淀积法。
8、晶体区别于非晶体结构：晶体结构是周期性结构，在许多分子间延展，非晶体结构完全不是周期性结构。
9、平衡浓度与在氧化物表面附近的氧化剂分压值成正比。
在1000℃和1个大气压下，干氧的浓度C0是5.2x10^16分子数/cm^3，湿氧的C0是3x10^19分子数/cm^3。
10、当表面反应时限制生长速率的主要因素时，氧化层厚度随时间呈线性变化X=B(t+)/A线性区（干氧氧化与湿氧氧化激活能为2eV,）；氧化层变厚时，氧化剂必须通过氧化层扩散，在二氧化硅界面与硅发生反应，并受扩散过程影响，氧化层厚度与氧化时间的平方根成正比，生长速率为抛物线X^2=B(t+)抛物线区（干氧氧化激活能是1.24Ev,湿氧氧化是0.71eV）。
11、线性速率常数与晶体取向有关，因为速率常数与氧原子进入硅中的结合速率和硅原子表面化学键有关；抛物线速率常数与晶体取向无关，因为它量度的是氧化剂穿过一层无序的非晶二氧化硅的过程。
半导体工艺期末总结初中
半导体工艺期末总结初中半导体工艺是一门研究如何制造半导体器件的学科，也是现代电子技术中的重要基础。
经过一个学期的学习，我对半导体工艺有了更深入的了解和认识。
下面，我将对所学的内容进行总结和归纳。
首先，半导体工艺涉及到了许多基本的物理概念和理论。
在学习过程中，我重新认识了电子、空穴、绝缘体、半导体等基本概念，并了解到这些基本概念在半导体器件制造中的重要作用。
半导体材料的导电性质与载流子的行为有着密切的关系。
对于P型半导体，空穴是主要载流子；对于N型半导体，电子是主要载流子。
而PN结则是由P型和N型半导体相接形成的，具有整流特性和放大实现功能。
其次，半导体工艺还涉及到了很多制造技术和工艺流程。
在学习过程中，我了解到了半导体器件的制造过程主要包括晶圆准备、光阻定义、扩散与注入、金属化与制造过程。
这些步骤都需要精细的操作和先进的设备。
其中，晶圆准备是整个制造过程中的第一步，它决定了后续工艺的成功与否。
光阻定义是指使用光刻技术和遮罩来实现图形的定义，并在晶圆表面上生成所需的结构。
扩散与注入是指将特定的杂质引入半导体材料中，以改变其导电特性。
金属化是将金属电极与半导体器件中的导体层相互连接。
此外，半导体工艺还涉及到了很多测试和验证的方法。
在制造过程中，需要对器件进行各种测试，以验证其电性能是否满足要求。
常见的测试方法包括IV测试、CV测试等。
其中的IV测试是测试材料在不同电压下的电流响应，来验证其电流电压特性；CV测试是测试材料在不同电压下的电容变化，来验证其介电特性。
半导体工艺还与许多实际应用相关联。
在学习过程中，我了解到了一些具体的应用领域，例如集成电路、太阳能电池、光电器件等。
集成电路是半导体技术的重要应用之一，它将大量的电子元器件集成到一个芯片上，具有体积小、功耗低、速度快等优点，被广泛应用于电子产品中。
太阳能电池是利用半导体材料对光能的吸收和光电转化特性制造而成的一种电池，可以将太阳光直接转化为电能。
半导体制造技术复习总结
半导体制造技术复习总结第一章半导体产业介绍1、集成电路制造的不同阶段：硅片制备、硅片制造、硅片测试/拣选、装配与封装、终测；2、硅片制造：清洗、成膜、光刻、刻蚀、掺杂；3、半导体趋势：提高芯片性能、提高芯片可靠性、降低芯片价格；4、摩尔定律：一个芯片上的晶体管数量大约每18个月翻一倍。
5、半导体趋势：①提高芯片性能：a关键尺寸（CD）－等比例缩小（Scale down)b每块芯片上的元件数－更多 c 功耗－更小②提高芯片可靠性： a无颗粒净化间的使用 b控制化学试剂纯度c分析制造工艺 d硅片检测和微芯片测试e芯片制造商成立联盟以提高系统可靠性③降低芯片价格：a.50年下降1亿倍 b减少特征尺寸＋增加硅片直径c半导体市场的大幅度增长（规模经济）第二章半导体材料特性6、最常见、最重要半导体材料－硅：a.硅的丰裕度 b.更高的熔化温度允许更宽的工艺容限c.更宽的工作温度范围d.氧化硅的自然生成7、GaAs的优点：a.比硅更高的电子迁移率; b.减少寄生电容和信号损耗; c.集成电路的速度比硅制成的电路更快; d.材料电阻率更大，在GaAs衬底上制造的半导体器件之间很容易实现隔离，不会产生电学性能的损失；e.比硅有更高的抗辐射性能。
GaAs的缺点： a.缺乏天然氧化物；b.材料的脆性； c.由于镓的相对匮乏和提纯工艺中的能量消耗，GaAs的成本相当于硅的10倍； d.砷的剧毒性需要在设备、工艺和废物清除设施中特别控制。
第三章器件技术8、等比例缩小:所有尺寸和电压都必须在通过设计模型应用时统一缩小。
第四章硅和硅片制备9、用来做芯片的高纯硅称为半导体级硅(semiconductor-grade silicon, SGS)或电子级硅西门子工艺：1.用碳加热硅石来制备冶金级硅SiC(s)+SiO2(s) Si(l)+SIO(g)+CO(g)2.将冶金级硅提纯以生成三氯硅烷Si(s)+3HCl(g) SiHCl3(g)+H2(g)3.通过三氯硅烷和氢气反应来生成SGS SiHCl3(g)+H2(g) Si(s)+3HCl(g)10、单晶硅生长：把多晶块转变成一个大单晶，并给予正确的定向和适量的N型或P型掺杂，叫做晶体生长。
半导体制造复习要点-仅供参考
一、光刻胶是一种有机化合物，它受紫外线曝光后在显影液中的溶解度发生显著变化。
光刻胶的目的1. 做硅片上的图形模版（从掩膜版转移到硅片上的图形）2. 在后续工艺中，保护下面的材料（例如刻蚀或离子注入）什么是光刻中常见的驻波效应？如何解决？在光刻胶的曝光区域内出现相长相消的条纹。
光刻胶在显影后，在侧壁会产生波浪状的不平整的现象叫驻波效应解决：应用抗反射涂层(ARC)可以完全消除驻波图形。
典型的光刻工艺主要有哪几步？简述各步骤的作用。
气相成底膜—涂胶→前烘→对准与曝光→曝光后烘烤→显影→坚膜→显影检查目的：增强硅片和光刻胶的粘附性。
③软烘(Soft bake)：目的是去除光刻胶中的溶剂。
软烘提高了粘附性，提升了光刻胶的均匀性，在刻蚀中得到了更好的线宽控制。
④对准和曝光(Alignment and exposure)：掩膜版与涂胶后硅片上的正确位置对准。
一旦对准，将掩膜版和硅片曝光，把掩膜版图形转移到涂胶的硅片上。
对准和曝光的重要质量指标是线宽分辨率、套准精度、颗粒和缺陷。
⑤曝光后烘培（PEB)：作用：① 减少驻波效应；② 激发化学增强光刻胶的PAG产生的酸与光刻胶上的保护基团发生反应并移除基团使之能溶解于显影。
⑥显影(Develop)：① 显影液溶剂溶解掉光刻胶中软化部分；② 从掩膜版转移图形到光刻胶上⑦坚膜烘培(Hard bake)：作用：①完全蒸发掉光刻胶里面的溶剂； ②提高光刻胶在离子注入或刻蚀中保护下表面的能力； ③进一步增强光刻胶与硅片表面之间的黏附性； ④减少驻波效应⑧显影检查(Develop inspect)：显影后检查来确定光刻胶图形的质量。
检查的目的：找出光刻胶有质量问题的硅片，描述光刻胶工艺性能以满足规范要求。
二、刻蚀是用化学或物理方法有选择地从硅片表面去除不需要的材料的过程。
刻蚀的基本目标是在涂胶的硅片上正确地复制掩膜图形.刻蚀通常分为介质刻蚀、硅刻蚀和金属刻蚀。
干法刻蚀和湿法刻蚀干法刻蚀是把硅片表面曝露于气态中产生的等离子体，等离子体通过光刻胶中开出的窗口，与硅片发生物理或化学反应，从而去掉曝露的表面材料。
半导体期末复习
1、Si,Ge都是金刚石型结构。
2、绝缘体：绝缘体禁带宽度很大，激发电子需要很大能量，在常温下，能激发到导带去的电子很少，所以导电性差。
半导体：禁带宽度比较小，数量级在1eV左右，在常温下已有不少电子被激发到导带中去，所以具有一定的导电能力。
导体：导体中的组成原子中的价电子占据的能带是部分占满的，价电子在半满带中自由运动，故导体的导电性好。
3、有效质量的意义：引入有效质量的意义在于它概括了半导体内部势场的作用，使得在解决半导体中电子在外力作用下的运动规律时，可以不涉及半导体内部势场的作用。
特别是他可以直接由实验测定，更方便的解决电子的运动规律。
在能带底部附近，电子的有效质量是正值。
4、直接带隙半导体：导带底和价带顶在K空间处于不同的K值。
间接带隙半导体：导带底和价带顶在K空间处于同一点。
5、替位式杂质：杂质原子取代晶格原子而位于晶格处。
间隙式杂质：杂质原子位于晶格原子间的间隙位置。
6、N型半导体：主要依靠导带电子导电的半导体。
P型半导体：主要依靠空穴导电的半导体。
7、施主杂质电离能：使多余的价电子挣脱束缚成为导电子所需要的能量。
受主杂质电离能：使空穴挣脱受主杂质束缚成为导电空穴所需的能量。
8、杂质的双性行为：既能表现为施主，也能表现为受主。
因为在硅杂质浓度较高时，硅原子不仅取代镓原子起着施主杂质的作用，而且硅也取代了一部分V族申原子而起着受主杂质的作用，因而取代III族原子镓的硅施主杂质起到补偿作用，从而降低了有效施主杂质的浓度，电子浓度趋于饱和。
9、费米能级：在热力学温度零度时，费米能级E可看做量子态是否被电子占据的一个界限。
费米能级标志了电子填充能级的水平。
费米分布：f(E)=1/1+exp[(E-EF )/kT]是描写热平衡状态下，电子允许的量子态上如何分布的一个统计分布函数。
10、当E-EF >>kT时，费米函数就转换为玻尔兹曼分布函数。
，p=n，E i质基本全电离，电中性条件简化为：n0=ND）；过渡区；高温本征激发区。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微电子期末复习集成电路发展历史：1947年。
贝尔实验室，点接触晶体管，1956年诺贝尔物理奖。
1948年 W. Shockley 提出结型晶体管概念1950年第一只NPN结型晶体管1959年第一个集成电路集成电路--将多个电子元件（晶体管、二极管、电容、电阻、电抗等）集成到（硅）衬底上。
集成电路的制造步骤：1硅片制备2硅芯片制造（重点）3硅片测试/拣选4装配与封装5终测关键尺寸(CD)：集成电路中半导体器件能够加工的最小尺寸。
它是衡量集成电路设计和制造水平的重要尺度，关键尺寸越小，芯片的集成度越高，速度越快，性能越好。
摩尔定律：Moore 定律是在1965 年由INTEL公司的Gordon Moore 提出的，其内容是：硅集成电路按照4 年为一代，每代的芯片集成度要翻两番、工艺线宽约缩小30%，IC工作速度提高1.5倍等发展规律发展。
单晶硅：单晶硅，也称硅单晶，具有基本完整的点阵结构的晶体。
不同的方向具有不同的性质，是一种良好的半导材料。
1用高纯度的多晶硅在单晶炉内拉制而成2纯度要求达到99.9999％，甚至达到99.9999999％以上。
用于制造半导体器件、太阳能电池等3半导体市场中95%以上的半导体器件及99%以上的集成电路用硅多晶硅：1：多晶硅硬度介于锗和石英之间，室温下质脆，切割时易碎裂2：主要用做半导体的原料，是制做单晶硅的主要原料，可作各种晶体管、整流二极管、可控硅、太阳能电池、集成电路、电子计算机芯片以及红外探测器等。
非晶硅：非晶硅是一种直接能带半导体，它的结构内部有许多所谓的“悬键”，也就是没有和周围的硅原子成键的电子，这些电子在电场作用下就可以产生电流，并不需要声子的帮助，因而非晶硅可以做得很薄，还有制作成本低的优点。
单晶硅的制备方法主要有：1：CZ法（直拉法）2：悬浮区熔法（CF法）其本质都是把熔融硅冷却成硅晶体CZ法：1：CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型的固体硅锭,85%以上的单晶硅是采用CZ法生长,籽晶为所需晶向的单晶硅。
直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引入；关键参数：拉伸速率和晶体旋转速度。
直拉法长单晶硅工艺过程:引晶，收颈，放肩，等径生长，收尾，冷却，晶棒直拉法（CZ法）生长单晶的特点：优点：1:所生长的单晶的直径较大、成本相对较低2:通过热场调整及晶转，埚转等工艺参数的优化，可较好控制电阻率径向均匀性缺点：石英坩埚内壁被熔硅侵蚀及石墨保温加热元件的影响，易引入氧碳杂质，不易生长高电阻率单晶。
改进直拉生长法-磁控直拉技术：原理：在CZ法生长单晶的基础上对坩埚内的熔体施加磁场，由于半导体熔体是良导体，在磁场作用下受到与其运动方向相反作用力，于是熔体的热对流受到抑制。
因而，除磁体外，主体设备如单晶炉等并无大的差别。
优点：1. 减少温度波动2. 减轻熔硅与坩埚作用3. 使粘滞层厚度增大；4. 降低了缺陷密度和氧含量硅单晶掺杂：1. 在拉制单晶的过程中，在熔体中加入一定量的掺杂剂，就可以对单晶进行掺杂。
对于硅来说，常用的P型掺杂剂是硼（B），而N型掺杂剂则是磷（P）。
2. 在掺杂过程中，晶体中的杂质浓度与熔体中的杂质浓度会有差异，用分凝系数（Segregation Coefficient）来表示k0=Cs/Cl，其中Cs和Cl分别是固体和熔体中的杂质平衡浓度。
单晶生长中的杂质分布：由于分凝系数的存在，导致单晶生长过程中，熔体中的杂质 浓度会不断变化，进而导致单晶中的杂质浓度也会不断变化。
假设熔体中的杂质浓度是均匀的，则单晶中的杂质浓度可用下式表示：Cs=k0C0(1-X)k0-1 其中：Cs 是单晶中的杂质浓度；C0是熔体中的初始杂质浓度； k0是分凝系数；X 是熔料中已结晶部分的重量比。
例：采用CZ 法生长的硅单晶顶端硼原子浓度为3×1015/CM3，那么当熔料90%已经结晶，剩下10%开始生长时，该处生长的硅单晶中硼浓度是多少？根据公式C s =k 0C 0(1-X)k0-1有： C s (x=0)= k 0C 0=3×1015/cm 3 则C s (x=0.9)=k 0C 0×0.1-0.2=4.75×1015/cm 3 硅中的晶体缺陷：缺陷密度-在每平方厘米硅片上产生的缺陷数目 点缺陷：原子层面的局部缺陷位错：错位的晶胞层错：晶体结构的缺陷硅片定位边标识：常用的硅片：CMOS 电路P type （Boron doped ）（100）晶向电阻率：10~50Ω•cmBJT （111）晶向外延层：在单晶衬底上生长的薄层单晶层，其晶体结构与衬底一致，导电类型、掺杂浓度和厚度可根据需要而定外延从广义上讲时一种化学气相沉积，它是利用气（或液）态的硅化合物在加热的硅衬底上与氢气反应或自身分解反应，并以单晶形式淀积在硅衬底上的过程。
SiO2在IC中的应用：1：器件和电路的保护层或钝化膜硅片表面生长一层二氧化硅膜可保护器件内部不受外界影响，提高器件稳定和可靠性。
钝化的前提是膜层质量要好，如果二氧化硅膜中含有大量离子或针孔，非但不能起到钝化作用，反而会造成器件不稳定。
2：某些器件的重要组成部分（1）MOS管的绝缘栅材料在MOS管中，常以二氧化硅膜作为栅极，这是因为二氧化硅的电阻率高，介电强度大，几乎不存在漏电流。
绝缘栅要求极高，因为Si-SiO2界面十分敏感（指电学性能），SiO2必须具有高质量。
（2）电容器的介质材料SiO2介电常数为3~4，击穿电压较高，电容温度系数小，这些性能决定了它是一种优质的电容器介质材料，所以常用作集成电路中的电容器材料。
二氧化硅生长方法简单3：用作阻挡杂质注入或扩散进入硅中的掩膜二氧化硅膜起掩蔽作用的两个条件：（1）厚度足够（2）所选杂质在二氧化硅中的扩散系数要比在硅中的扩散系数小得多。
随着温度升高、扩散时间延长，杂质有可能会扩散穿透二氧化硅膜层，使掩蔽作用失效4：集成电路的隔离介质5：用于电极引线和硅器件之间的绝缘介质热氧化原理生长机理一般认为有两种模式：（1）氧或水汽直接穿过氧表面层上的氧化膜（2）在高温下，硅原子在二氧化硅界面处，不断夺取二氧 化硅中的氧，生成新的氧化膜，使得表面处仍是硅与氧进 行氧化，相当于氧原子进入硅中，或硅原子逐步扩散到表面持前一观点的人多热氧化经历步骤（1）氧化剂从气体内部以扩散形式穿过附面层运动到气体 与二氧化硅界面；（2）氧化剂以扩散方式穿过二氧化层，到达二氧化硅与硅界面；（3）氧化剂在硅表面与硅反应生成二氧化硅（4）反应副产物离开界面热氧化生长速率——描述氧化物在硅片上生长的快慢氧化物生长模型是由迪尔（Deal ）和格罗夫（Grove ）发展 的线性-抛物线性模型：SiO2的生长快慢将由氧化剂在二氧化硅的扩散速度以及与Si 反应速度中较慢的一个因素来决定。
即由扩散控制和表面 化学反应速率来决定.当氧化时间很短时，氧化服从线性规律，此时SiO2的生长速率主要由表面化学反应来决定t ox =(B/A)t, B/A 是线性速率系数当氧化时间较长时，氧化服从抛物线型规律，此时SiO2的生长速率主要由氧化剂在SiO2中的扩散快慢来决定t ox =(Bt)^0.5，B 是抛物线速率系数影响氧化速率的因素:压强对氧化速率的影响晶向对氧化速率的影响掺杂对氧化速率的影响掺氯对氧化速率的影响干氧氧化（Dry oxidation) Si(s) + O 2(g)=SiO 2(s) 湿氧（Wet ）/水汽氧化（Steam oxidation ） Si(s) + 2H 2O(g)=SiO 2(s) + 2H 2(g)这两种反应都在700 ºC～1200 ºC之间进行水汽氧化比干氧氧化反应速率约高10倍STI---浅沟道隔离工艺LOCOS---硅的局部氧化技术薄膜：指某一维度尺寸远小于另外两维上的尺寸的固体物质。
与衬底相比，薄膜非常薄。
两种主要的淀积方式：1）化学气相淀积（CVD）：一种或数种物质的气体，以某种方式激活后，在衬底表面发生化学反应，并淀积出所需固体薄膜的生长技术。
例如：APCVD, LPCVD, PECVD, HDPCVD, MOCVD2）物理气相淀积（PVD）：利用某种物理过程实现物质的转移，即将原子或分子转移到衬底（硅）表面上，并淀积成薄膜的技术。
例如：蒸发 evaporation，溅射sputtering，分子束外延MBECVD反应的八个步骤：1）反应物的质量传输2）薄膜先驱物反应3）气体分子扩散4）先驱物的吸附5）先驱物扩散到衬底6）表面反应7）副产物的吸附作用8）副产物去除化学气相淀积速率1、质量传输限制淀积速率淀积速率受反应物传输速度限制，即不能提供足够的反应物到衬底表面，速率对温度不敏感（如高压CVD）。
2、反应速度限制淀积速率淀积速率受反应速度限制，这是由于反应温度或压力过低（传输速率快），提供驱动反应的能量不足，反应速率低于反应物传输速度可以通过加温、加压提高反应速度为了获得均匀的淀积速率（厚度），需保证反应区温度均匀分布介质及其性能：一、介电常数：介电常数指材料在电场作用下存储电势能的有效性，代表介质作为电容的能力。
（一）低K介质遇到的问题: 芯片集成度提高，互连线宽和导线间距减小，电阻和寄生电容增大，导致RC信号延迟增加。
低k介质作为层间介质优点：减少相邻导线间的电耦合损失，提高导线的传输速率。
（二）高k介质为什么要引入高k介质？（1）在DRAM存储器中引入高k介质，以提高存储电荷（或能量）密度，简化栅介质结构；（2）特征尺寸缩小，使栅氧厚度减小到几nm，出现问题:栅极漏电流增加多晶硅内杂质扩散到栅氧甚至衬底控制栅氧厚度在几纳米的难度较大。
金属化：在绝缘介质膜上淀积金属膜以及随后刻印图形以形成互连金属线和集成电路的孔填充塞的过程。
互连：由导电材料制成的连线将电信号传输到芯片的不同部分，也被用于芯片上器件和器件整个封装之间的金属连接。
接触：芯片内部的器件与第一金属层间在硅表面的连接。
通孔：穿过各种介质从某金属层到毗邻金属层形成电通路的开口。
填充薄膜：用金属薄膜填充通孔以便在两层金属间形成电连接。
铜大马士革结构双大马士革方法：在双层介质间刻蚀通孔和槽，接着淀积铜，然后采用化学机械抛光形成图形，这样就同时形成了金属层以及金属层之间的通孔连接。
双大马士革方法的优点：1. 避免金属刻蚀；2. 金属线间无需再淀积填充介质和介质平坦化，双大马士革方法减少工艺步骤的20% — 30%。
金属淀积系统（热蒸发、溅射）真空蒸发镀膜：真空蒸发技术是对淀积薄膜的源材料施加热能或动能，使之分解为原子或原子的集合体，并输运到硅片表面后结合或凝聚在硅片表面而形成薄膜。