原理图输入设计方法第三讲
合集下载
原理图输入方法
保存仿真波形文件
选择仿真器
(7) 运行仿真器。
运行仿真器
(8) 观察分析半加器仿真波形。
半加器h_adder.bdf的仿真波形
(10) 包装元件入库。
步骤6：引脚锁定
可选择发光管8 作为半加器的 进位输出“co”
可选择发光管键8作为半 加器的输入“a” 选择键7作为半加 器的输入“b”
步骤7：编程下载
编程窗
进位“co”为‘1’ 和“so”为‘0’
选择电路 模式为“6”
若键8、7 为高电平
模式选择键
步骤8：设计顶层文件
(1) 仿照前面的“步骤2”，打开一个新的原理图编辑窗 口
在顶层编辑窗中调出已设计好的半加器元件
(2) 完成全加器原理图设计，并以文件名f_adder.bdf 存在同一目录中。
用此键选择左窗 中需要的信号 进入右窗
列出并选择需要观察的信号节点
(4) 设定仿真时间。
选择END TIME 调整仿真时间 区域。
选择1微秒 比较合适
设定仿真时间
(5) 加上输入信号。
(6) 波形文件存盘。
用此键改变仿真 区域坐标到合适 位置。
点击‘1’，使拖黑 的电平为高电平 为输入信号设定必要的测 试电平或数据
(3) 波形仿真
两位十进制计数器工作波形
频率计主结构电路设计
两位十进制频率计顶层设计原理图文件
两位十进制频率计测频仿真波形
测频时序控制电路设计
测频时序控制电路
测频时序控制电路工作波形
频率计顶层电路设计
频率计顶层电路原理图(文件：ft_top.bdf)
频率计工作时序波形
(5) 引脚锁定
Clk clock2 70
FPGA第三讲——产生PWM、SPWM波(课堂PPT)
1．单路PWM发生器结构和原理 图2是实现的单路PWM硬件结构框图。 CPU通过数据线向FPGA写入定时常数控 制PWM的频率、初始相位和占空比，并通过外部启动信号控制PWM的启动。
4
系统的工作过程： 采用50M时钟脉冲信号作为PWM生成器的时钟信号。首先 CPU计 算出所需要输出 PWM 的频率，初始相位和占空比信息，通过数据线向FPGA 内部寄 存器写入以上信息，并通过外部启动信号控制PWM的启动。
❖ #include <stdio.h>
❖ #include "math.h"
❖ main()
❖ {int i;float s;
❖ for(i=0;i<1024;i++)
❖ { s = sin(atan(1)*8*i/1024);
❖
printf("%d : %d;\n",i,(int)((s+1)*1023/2));
12
宏功能模块与IP应用 Altera提供多种方法来获取Altera Megafunction Partners Program(AMPP™)和 MegaCore®宏功能模块，这些函数经严格的测试和优化，可以在Altera特定器件 结构中发挥出最佳性能。可以使用这些知识产权的参数化模块减少设计和测试的 时间。MegaCore和AMPP宏功能模块包括应用于通信、数字信号处理(DSP)、 PCI和其它总线界面，以及存储器控制器中的宏功能模块。
❖}
❖}
❖ 把上述程序编译成程序后，可在 DOS 命令行下执行命令：
❖ romgen > sin_rom.mif;
❖ 将生成 sin_rom.mif 文件， 再加上.mif 文件的头部说明即可。 romgen 假设是编译后的程 序名。
4
系统的工作过程： 采用50M时钟脉冲信号作为PWM生成器的时钟信号。首先 CPU计 算出所需要输出 PWM 的频率，初始相位和占空比信息，通过数据线向FPGA 内部寄 存器写入以上信息，并通过外部启动信号控制PWM的启动。
❖ #include <stdio.h>
❖ #include "math.h"
❖ main()
❖ {int i;float s;
❖ for(i=0;i<1024;i++)
❖ { s = sin(atan(1)*8*i/1024);
❖
printf("%d : %d;\n",i,(int)((s+1)*1023/2));
12
宏功能模块与IP应用 Altera提供多种方法来获取Altera Megafunction Partners Program(AMPP™)和 MegaCore®宏功能模块，这些函数经严格的测试和优化，可以在Altera特定器件 结构中发挥出最佳性能。可以使用这些知识产权的参数化模块减少设计和测试的 时间。MegaCore和AMPP宏功能模块包括应用于通信、数字信号处理(DSP)、 PCI和其它总线界面，以及存储器控制器中的宏功能模块。
❖}
❖}
❖ 把上述程序编译成程序后，可在 DOS 命令行下执行命令：
❖ romgen > sin_rom.mif;
❖ 将生成 sin_rom.mif 文件， 再加上.mif 文件的头部说明即可。 romgen 假设是编译后的程 序名。
编程软件ispLEVER与原理图输入详解
双击原理图的资源文件demo.sch，把它打开。 在原理图编辑器中，选择File菜单。 从下拉菜单中，选择Matching Symbol命令。 关闭原理图。 至此，这张原理图的宏元件符号已经建立完毕，并且被加到元件 表中。你可以在下一步中调用这个元件。
编程软件ispLEVER
ispLEVER编程软件 在系统可编程器件设计步骤 ISP器件的三种逻辑设计方法 编译、模拟、器件适配与下载
在系统可编程器件设计步骤
在系统可编程器件设计步骤
对一个可编程器件的设计大致经过以下步骤：创 建新设计项目，选择器件，输入源文件，编译与优 化，功能模拟或者时序模拟，连接与器件适配，下 载。
在系统可编程器件设计步骤
6.连接与器件适配 连接将编译后的各模块连接成一个文件。器件适配则把 设计放进目标器件中。 7.下载 通过下载电缆，将生成的JED数据文件下载到电路板上 的ISP器件中。下载又称为编程。一个ISP器件只有经过下载 这一步骤，才能将设计成果转化为该器件的功能，在电路板 上发挥应有的作用。
整个设计工作流程大致分为创建新设计项目，选择器件，输 入源文件，编译与优化，逻辑模拟，连接和器件适配，下载等 若干过程。
ispLEVER编程软件
2.项目导航器
ispLEVER使 用了项目的概念。 一个项目代表一 个设计。一个项 目所用的全部文 件应放在一个单 独的目录中。项 目导航器保存项 目设计中每一部 分的过程及状态。
②项目源文件：用户能够用不同的方式描述设计，这些描述 就是源文件。每个源文件是设计中的一个部件。
ispLEVER编程软件
(2)进程窗口
右半部分是进程窗口，该窗口显示源文件窗口中所选中文件 能进行的所有操作。这些操作包括：编译，逻辑化简，生成测 试模块，连接，器件适配，下载等，完成从设计输入到下载的 每一步骤。 ①源文件级进程：包括源文件输入，编译，优化等。在源文 件窗口单击一个源文件，进程窗口中将出现指示处理此源文件 的源文件级进程。 ②项目级进程：包括连接，器件适配，编译时序报告，下载 等。在源文件窗口中单击器件图标，进程窗口中将出现指示该 器件处理的项目级进程。
原理图设计输入方式
可编程逻辑器件
第三章 原理图设计输入方式
教学重点
Quartus II原理图设计 基于LPM单元库的设计
3.1 原理图设计的流程
原理图编辑
综合 FPGA / CPLD 器件和电路系统 FPGA / CPLD 适配 时序与功能 仿真
FPGA / CPLD 编程下载
3.2 Quartus II原理图设计
File | Create/Update
Create Symbol Files for Current File
2 全加器原理图输入 新建原理图文件，命名为f_adder
全加器原理图
3 建立一个新的工程
4 编译
5 仿真
全加器时序仿真波形图
3.2.5 编程下载
1 引脚锁定（Assignments | Assignment Editor）
添加注释 缩放视图
（4）设置时钟信号
（5）信号节点排序
输入信号波形图
（6）信号数据格式设置
4 仿真器参数设置
Assignment | Settings Fitter Settings | Simulator 1）仿真模式 Simulation mode：Timing 时序仿真 Simulation input： vmf 文件 2）选定 Simulation coverage reporting 3）毛刺检测宽度 Glitch detection 1ns 4）全程仿真 Run simulation until all vector stimuli are used
（3）选择目标芯片
（4）选择仿真器和综合器
（5）结束设置
3.2.2 半加器编译
1 编译前设置 （Assignments | Settings）
第三章 原理图设计输入方式
教学重点
Quartus II原理图设计 基于LPM单元库的设计
3.1 原理图设计的流程
原理图编辑
综合 FPGA / CPLD 器件和电路系统 FPGA / CPLD 适配 时序与功能 仿真
FPGA / CPLD 编程下载
3.2 Quartus II原理图设计
File | Create/Update
Create Symbol Files for Current File
2 全加器原理图输入 新建原理图文件，命名为f_adder
全加器原理图
3 建立一个新的工程
4 编译
5 仿真
全加器时序仿真波形图
3.2.5 编程下载
1 引脚锁定（Assignments | Assignment Editor）
添加注释 缩放视图
（4）设置时钟信号
（5）信号节点排序
输入信号波形图
（6）信号数据格式设置
4 仿真器参数设置
Assignment | Settings Fitter Settings | Simulator 1）仿真模式 Simulation mode：Timing 时序仿真 Simulation input： vmf 文件 2）选定 Simulation coverage reporting 3）毛刺检测宽度 Glitch detection 1ns 4）全程仿真 Run simulation until all vector stimuli are used
（3）选择目标芯片
（4）选择仿真器和综合器
（5）结束设置
3.2.2 半加器编译
1 编译前设置 （Assignments | Settings）
第三章原理图输入设计方法
01 11 10 1 1 (a)
第 57 页
Ci
AB 0 1
00 01 11 10 1 1 (b) 1 1
1
第三章 原理图输入设计方法
Co AB Ci AB Ci AB AB A BCi
Co AB Ci AB Ci AB AB A Co AB Ci AB Ci AB AB A BCi
1.建立一个新的原理图文件
File > New 选择Graphic Editor file (gdf 格式文 件)
第 4 页
第三章 原理图输入设计方法
2.输入元件
Max+plusII的内建函数
基本元件库——prim，常用基本元件库， 如AND、OR、VCC、GND、INPUT、OUTPUT 中规模器件库——mf，数字电路中一些中 规模器件库，如74系列逻辑器件。 较大规模器件库——mega_lpm，一些比 较大的并可做参数设置的元件，使用中需要 对其参数进行设置，称为参数可设置兆功能 库.
第三章 原理图输入设计方法
第三章 原理图输入设计方法
第 1 页
第三章 原理图输入设计方法
3.1 原理图设计方法 原理图编辑流程
准备：安装max＋plusII并进入该环境
第 2 页
第三章 原理图输入设计方法
STEP1：建立工 作库文件夹 STEP2：输入设计项目 原理图/VHDL文本代码 STEP3：存盘，注意 VHDL文件取名！
S 0
Co 0
0
0 0 1 1 1
0
1 1 0 0 1 1
1
0 1 0 1 0 1
1
1 0 1 0 0 1
0
0 1 0 1 1 1
第 57 页
Ci
AB 0 1
00 01 11 10 1 1 (b) 1 1
1
第三章 原理图输入设计方法
Co AB Ci AB Ci AB AB A BCi
Co AB Ci AB Ci AB AB A Co AB Ci AB Ci AB AB A BCi
1.建立一个新的原理图文件
File > New 选择Graphic Editor file (gdf 格式文 件)
第 4 页
第三章 原理图输入设计方法
2.输入元件
Max+plusII的内建函数
基本元件库——prim，常用基本元件库， 如AND、OR、VCC、GND、INPUT、OUTPUT 中规模器件库——mf，数字电路中一些中 规模器件库，如74系列逻辑器件。 较大规模器件库——mega_lpm，一些比 较大的并可做参数设置的元件，使用中需要 对其参数进行设置，称为参数可设置兆功能 库.
第三章 原理图输入设计方法
第三章 原理图输入设计方法
第 1 页
第三章 原理图输入设计方法
3.1 原理图设计方法 原理图编辑流程
准备：安装max＋plusII并进入该环境
第 2 页
第三章 原理图输入设计方法
STEP1：建立工 作库文件夹 STEP2：输入设计项目 原理图/VHDL文本代码 STEP3：存盘，注意 VHDL文件取名！
S 0
Co 0
0
0 0 1 1 1
0
1 1 0 0 1 1
1
0 1 0 1 0 1
1
1 0 1 0 0 1
0
0 1 0 1 1 1
Altium Designer官方标准教程 第3章 电路设计原理
第3章电路原理图设计原理图设计是电路设计的基础，只有在设计好原理图的基础上才可以进行印刷电路板的设计和电路仿真等。
本章详细介绍了如何设计电路原理图、编辑修改原理图。
通过本章的学习，掌握原理图设计的过程和技巧。
3.1 电路原理图设计流程图 3-1 原理图设计流程原理图的设计流程如图 3-1 所示。
原理图具体设计步骤：（ 1 ）新建原理图文件。
在进人 SCH 设计系统之前，首先要构思好原理图，即必须知道所设计的项目需要哪些电路来完成，然后用 Altium Designer 6.0 来画出电路原理图。
（ 2 ）设置工作环境。
根据实际电路的复杂程度来设置图纸的大小。
在电路设计的整个过程中，图纸的大小都可以不断地调整，设置合适的图纸大小是完成原理图设计的第一步。
（ 3 ）放置组件。
从组件库中选取组件，布置到图纸的合适位置，并对组件的名称、封装进行定义和设定，根据组件之间的走线等联系对组件在工作平面上的位置进行调整和修改使得原理图美观而且易懂。
（ 4 ）原理图的布线。
根据实际电路的需要，利用 SCH 提供的各种工具、指令进行布线，将工作平面上的器件用具有电气意义的导线、符号连接起来，构成一幅完整的电路原理图。
（ 5 ）建立网络表。
完成上面的步骤以后，可以看到一张完整的电路原理图了，但是要完成电路板的设计，就需要生成一个网络表文件。
网络表是电路板和电路原理图之间的重要纽带。
（ 6 ）原理图的电气检查。
当完成原理图布线后，需要设置项目选项来编译当前项目，利用 Altium Designer 6.0 提供的错误检查报告修改原理图。
（ 7 ）编译和调整。
如果原理图已通过电气检查，那么原理图的设计就完成了。
这是对于一般电路设计而言，尤其是较大的项目，通常需要对电路的多次修改才能够通过电气检查。
（ 8 ）存盘和报表输出： Altium Designer 6.0 提供了利用各种报表工具生成的报表（如网络表、组件清单等），同时可以对设计好的原理图和各种报表进行存盘和输出打印，为印刷板电路的设计做好准备。
EDA技术与应用讲义 第3章 原理图输入设计方法 QUARTUS II版本
功能比ISE少一些，可以从xilinx网站下载
有了HDL语言后？
硬件设计人员 的工作过程
已经 类似与
软件设计人员，那么
这种模式的好处是？
让我们先看看原来是如何做的－>
Compiler Netlist Extractor （编译器网表提取器）
❖ The Compiler module that converts each design file in a project (or each cell of an EDIF Input File) into a separate binary CNF. The filename(s) of the CNF(s) are based on the project name. Example
电路的模块划分
❖ 人工 根据电路功能 进行 模块划分
❖ 合理的模块划分 关系到
1. 电路的性能 2. 实现的难易程度
❖ 根据模块划分和系统功能 确定： PLD芯片型号
模块划分后，就可以进行 具体设计 了
设计输入
一般EDA软件允许3种设计输入：
1. HDL语言 2. 电路图 3. 波形输入
图形设计输入的过程
件电路图设计 5. 综合调试 6. 完成
设计的几个问题
❖ 如何组织多个设计文件的系统？，项目的概 念。
❖ 时钟系统如何设计？
❖ 电路的设计功耗
❖ 高速信号的软件和硬件设计
The end.
以下内容 为 正文的引用，
可不阅读。
常用EDA工具软件
❖ EDA软件方面，大体可以分为两类：
1. PLD器件厂商提供的EDA工具。较著名的如：
❖ 第三方工具软件是对CPLD/FPGA生产厂家开发软件的补 充和优化，如通常认为Max+plus II和Quartus II对 VHDL/Verilog HDL逻辑综合能力不强，如果采用专用的 HDL工具进行逻辑综合，会有效地提高综合质量。
有了HDL语言后？
硬件设计人员 的工作过程
已经 类似与
软件设计人员，那么
这种模式的好处是？
让我们先看看原来是如何做的－>
Compiler Netlist Extractor （编译器网表提取器）
❖ The Compiler module that converts each design file in a project (or each cell of an EDIF Input File) into a separate binary CNF. The filename(s) of the CNF(s) are based on the project name. Example
电路的模块划分
❖ 人工 根据电路功能 进行 模块划分
❖ 合理的模块划分 关系到
1. 电路的性能 2. 实现的难易程度
❖ 根据模块划分和系统功能 确定： PLD芯片型号
模块划分后，就可以进行 具体设计 了
设计输入
一般EDA软件允许3种设计输入：
1. HDL语言 2. 电路图 3. 波形输入
图形设计输入的过程
件电路图设计 5. 综合调试 6. 完成
设计的几个问题
❖ 如何组织多个设计文件的系统？，项目的概 念。
❖ 时钟系统如何设计？
❖ 电路的设计功耗
❖ 高速信号的软件和硬件设计
The end.
以下内容 为 正文的引用，
可不阅读。
常用EDA工具软件
❖ EDA软件方面，大体可以分为两类：
1. PLD器件厂商提供的EDA工具。较著名的如：
❖ 第三方工具软件是对CPLD/FPGA生产厂家开发软件的补 充和优化，如通常认为Max+plus II和Quartus II对 VHDL/Verilog HDL逻辑综合能力不强，如果采用专用的 HDL工具进行逻辑综合，会有效地提高综合质量。
第3章现代数字电子技术原理图输入方法[1]
![第3章现代数字电子技术原理图输入方法[1]](https://img.taocdn.com/s3/m/fc8d910a011ca300a7c39027.png)
PPT文档演模板
•(4) 设置波形参量
第3章现代数字电子技术原理图输入 方法[1]
PPT文档演模板
•选择END TIME •调整仿真时间
•区域。
•(5)设定仿真时间
•选择60微秒 •比较合适
第3章现代数字电子技术原理图输入 方法[1]
•(6) 加上输入信号
PPT文档演模板
•用此键改变仿真 •区域坐标到合适
PPT文档演模板
第3章现代数字电子技术原理图输入 方法[1]
•MAX+plusⅡ的图形编辑界面
PPT文档演模板
第3章现代数字电子技术原理图输入 方法[1]
•（2）进入元器件选择窗
PPT文档演模板
•由此输入所需要的元件名 •用户自己设置的元件库
•基本逻辑元件库 •老式宏函数元件库
•参数可设置的强函数元件库 •基本逻辑元件库中的元件
PPT文档演模板
第3章现代数字电子技术原理图输入 方法[1]
•1. MAX+plusⅡ的安装方法
•1.3 授权（LICENSE）文件
• 复制CRACK名称为ALTERA.DAT的 LICENSE文件，到MAX+plus II的安装目录下 （如c:\maxplus2）。运行MAX+plus II，进入 MAX+plus II集成环境，选择"Option""License Setup"菜单，弹出一个对话框。按"Browse"按钮， 此时选择前面复制时进入的授权文件即可。
PPT文档演模板
第3章现代数字电子技术原理图输入 方法[1]
•1. MAX+plusⅡ的安装方法
•1. 1 安装 • 运行MAX+plus II目录中的Baseline\setup.exe 以完成安装；
原理图输入设计方法
找到平衡性能和成本的最 佳方案，以实现可行的设 计。
工具和软件准备
选择适合的设计软件和工具，如EDA软件和CAD工具，以提高效率和准确性。
元器件和材料收集
识别和收集所需的电子元器件和材料，确保可用性和符合设计要求。
电路图和连接方式
电路图设计
根据需求和规格绘制高质量的电 路图。
连接方式选择
选择最佳的连接方式，以确保电 路正常工作。
原理图输入设计方法
原理图输入是电路设计的关键步骤之一。通过以下方法实现高效而准确的原 理图输入。
确定目的和需求
明确原理图输入的目标和要求，如电路功能、信号处理需求和系统互联等。
技术规格和要求
1 高性能要求
考虑信号质量、噪音和功 耗等技术要求。
Байду номын сангаас
2 符合标准
3 成本效益
确保设计符合国际和行业 标准，如EMC和安全要求。
焊接技术
了解和应用适当的焊接技术，确 保电路连接牢固可靠。
设计优化和检查
针对电路功能和性能进行优化和检查，以满足设计目标和规格要求。
电路仿真和调试
使用仿真工具模拟电路行为，进行性能评估和故障排除。
电路性能测试和评估
通过测试和评估，验证电路的性能和可靠性，确保其符合设计要求。
Quartus II使用—原理图输入步骤资料
2、在矢量波形文件中加入输入、输出结点
在波形编辑器左边“Name”列的空白处单击鼠标右键，在弹出的右键菜 单中通过选择“Insert Node or Bus...”命令，然后在弹出的“Insert Node or Bus”对话框中单击“Node Finder...”按钮
在出现的“Node Finder”界面中，从“Filter”列表中选择“Pins: all”，在“Named”栏中键入“*”，然后单击List按钮，则在“Nodes Found”栏将列出设计中的所有节点名。
（1）连线
符号之间的连线包括信号线和总线两种。如果需要连接的是两个端口，则 将鼠标拖动到其中一个端口上，此时，鼠标指示符自动变成“+”形状，一直按住 鼠标并且拖动到第二个端口处，然后放开左键便在两个端口之间画出了一条连线。
（2）放置引脚
引脚包括输入，输出和双向三种类型，放置方法与放置符号的方法基本相 同，双击图形编辑窗口的空白处，然后在Symbol对话框的符号框中键入引脚名， 或者可以在常用符号库的引脚库中选择，最后单击OK按钮，相应的引脚就会显示 在图形编辑窗口中。
（*.qpf）
三、设计输入——原理图设计输入
宏功能函数(megafunctions)库中包含很多种可直接使用的参 数化模块，基本单元符号(Primitives)库中包含所有Altera 公司的基本单元，其他库(Others)中包含与MAX+PLUS II兼容 的所有中规模器件，如常用的74系列符号。
（3）命名引线和引脚
引线命名方法可以按下面的方法进行：在需要命名的引线上单击鼠标，此 时引线将处于被选中状态，然后输入引线名称。一般来说，对单个信号的命名， 可以用字母、字母组合或字母与数字组合的方法，如D0、D1、clk、rst等；对于n 位总线的命名，可以用D[n-1..0]形式，其中D表示总线名，也可以用字母或字母 组合的形式来表示，以方便记忆。
第三讲器件的设计
第三讲：器件设计
一、大规模可编程逻辑器件的设计流程
设计输入 •电路原理图 •硬件描述语言
功能仿真 （前期仿真）
设计实现
•优化、合并、映射、 布局、布线
时序仿真 （后期仿真）
器件编程
返回
器件测试
1、设计输入（Design Entry）
设计输入时，由设计者对器件的逻辑功能进 行描述。设计输入有多种表达方式，电路原理图 和硬件描述语言（HDL）是最常用的两种方式。
6. 设计仿真。
6. 设计仿真。
6. 设计仿真。
6. 设计仿真。
四、编程软件ISP DCD的使用。
ISP Daisy Chain Download for Windows
ISP Daisy Chain Download for Windows
ISP Daisy Chain Download for Windows
三、设计输入、设计实现和设计仿真
1. 创建一个新项目。 2. 输入电路图。
2.输入电路图。
2.输入电路图。
2.输入电路图。
添加器件按钮 相当于Add -> Symbol
2.输入电路图——绘图按钮介绍。
添加连接导线按钮 相当于Add -> Wire
2.输入电路图——绘图按钮介绍。
添加连接总线按钮
1. Synario软件的安装： （略）
启动 ISP Synario 软件。
2. Synario软件环境： 3. 基本命令：
项目导航器基本命令—— 1. 项目命令。
项目导航器基本命令—— 2. 源命令 Source->New…
项目导航器基本命令—— 2. 源命令 Source->Open
一、大规模可编程逻辑器件的设计流程
设计输入 •电路原理图 •硬件描述语言
功能仿真 （前期仿真）
设计实现
•优化、合并、映射、 布局、布线
时序仿真 （后期仿真）
器件编程
返回
器件测试
1、设计输入（Design Entry）
设计输入时，由设计者对器件的逻辑功能进 行描述。设计输入有多种表达方式，电路原理图 和硬件描述语言（HDL）是最常用的两种方式。
6. 设计仿真。
6. 设计仿真。
6. 设计仿真。
6. 设计仿真。
四、编程软件ISP DCD的使用。
ISP Daisy Chain Download for Windows
ISP Daisy Chain Download for Windows
ISP Daisy Chain Download for Windows
三、设计输入、设计实现和设计仿真
1. 创建一个新项目。 2. 输入电路图。
2.输入电路图。
2.输入电路图。
2.输入电路图。
添加器件按钮 相当于Add -> Symbol
2.输入电路图——绘图按钮介绍。
添加连接导线按钮 相当于Add -> Wire
2.输入电路图——绘图按钮介绍。
添加连接总线按钮
1. Synario软件的安装： （略）
启动 ISP Synario 软件。
2. Synario软件环境： 3. 基本命令：
项目导航器基本命令—— 1. 项目命令。
项目导航器基本命令—— 2. 源命令 Source->New…
项目导航器基本命令—— 2. 源命令 Source->Open
第三章 原理图输入设计方法
2
内附逻辑函数 子目录“prim”下存放的是数字电路中一些常用的基 本元件库，例如AND、OR、VCC、GND、INPUT、 OUTPUT等。 子目录“mf”下存放的是数字电路中一些中规模器 件库，包括常用的74系列逻辑器件等。将这些逻辑电路 直接运用在逻辑电路图的设计上，可以简化许多设计工 作。 子目录“mega_lpm”下存放的是一些比较大的并可做 参数设置的元件，使用中需要对其参数进行设置。
1
一、原理图设计方法
以原理图进行设计的主要内容在于元件的 引入与线的连接。当设计系统比较复杂时，将 整个电路划分为若干相对独立的模块来分别设 计。当对系统很了解且对系统速率要求较高时， 或设计大系统中对时间特性要求较高的部分时， 可以采用原理图输入方法。这种输入方法效率 较低，但容易实现仿真，便于对信号的观察及 电路的调整。
22
输入测试信号
全加器端口信号 按此键
23
设置输入信号电平，启动仿真器
启动仿
24
时序仿真
逻辑测 试正确
25
引脚锁定和编程下载
提醒：引脚锁定后需要将文件再编译一 次，以便将引脚信息扁人下载文件中
26
maxplusii的图形编辑器为用户提供所见即所得的设计环境提供了功能强大直观便捷和操作灵活的原理图输入设计功能同时还配备了适用于各种需要的元件库更为重要的是maxplusii还提供了原理图输入的多层次设计功能使用户能设计更大规模的电路系统
第3章 原理图输入设计方法
MAX+plusII的图形编辑器为用户提供所见即 所得的设计环境，提供了功能强大，直观便捷和 操作灵活的原理图输入设计功能，同时还配备了 适用于各种需要的元件库，更为重要的是， MAX+plusII还提供了原理图输入的多层次设计功 能，使用户能设计更大规模的电路系统。
内附逻辑函数 子目录“prim”下存放的是数字电路中一些常用的基 本元件库，例如AND、OR、VCC、GND、INPUT、 OUTPUT等。 子目录“mf”下存放的是数字电路中一些中规模器 件库，包括常用的74系列逻辑器件等。将这些逻辑电路 直接运用在逻辑电路图的设计上，可以简化许多设计工 作。 子目录“mega_lpm”下存放的是一些比较大的并可做 参数设置的元件，使用中需要对其参数进行设置。
1
一、原理图设计方法
以原理图进行设计的主要内容在于元件的 引入与线的连接。当设计系统比较复杂时，将 整个电路划分为若干相对独立的模块来分别设 计。当对系统很了解且对系统速率要求较高时， 或设计大系统中对时间特性要求较高的部分时， 可以采用原理图输入方法。这种输入方法效率 较低，但容易实现仿真，便于对信号的观察及 电路的调整。
22
输入测试信号
全加器端口信号 按此键
23
设置输入信号电平，启动仿真器
启动仿
24
时序仿真
逻辑测 试正确
25
引脚锁定和编程下载
提醒：引脚锁定后需要将文件再编译一 次，以便将引脚信息扁人下载文件中
26
maxplusii的图形编辑器为用户提供所见即所得的设计环境提供了功能强大直观便捷和操作灵活的原理图输入设计功能同时还配备了适用于各种需要的元件库更为重要的是maxplusii还提供了原理图输入的多层次设计功能使用户能设计更大规模的电路系统
第3章 原理图输入设计方法
MAX+plusII的图形编辑器为用户提供所见即 所得的设计环境，提供了功能强大，直观便捷和 操作灵活的原理图输入设计功能，同时还配备了 适用于各种需要的元件库，更为重要的是， MAX+plusII还提供了原理图输入的多层次设计功 能，使用户能设计更大规模的电路系统。
EDA 原理图输入设计法PPT课件
Quartus II常用文件介绍
文件 扩展名
用途
MAX+PLUS II中的名称
.vhd VHDL代码源文件 .vhd
.bdf 图形输入源文件 .gdf
.pof CPLD,EEPROM 器件 .pof 编程文件
.sof FPGA器件的SRAM .sof 文件配置
3.1 原理图设计方法
1. 内附逻辑函数 Quartus II 软件中自带了常用的逻辑函数 库 ..\altera\quartus51\libraries\primitives 该目录下的各图元（Primitives）和符号 （Symbol）也称为元件，是一些简单的、 功能固定的逻辑元件，不可调整参数； .bsf文件——block symbol file
建 立 工 程
建
立
选择器件型号
工
程
建
立
器件型号
工
程
顶层设计实体名Leabharlann 建 立 原 理 图 文 件
建 立 原 理 图 文 件
建
未保存的原理图
立
文件名
原
理
图
文
件
保 存 原 理 图 默认与工程名相同 文 件
输 入 元 件
批量放点置击相右同键元件 中止批量放置
元件类型
元
元件名
件
的
编辑元件名
编
辑
按下左键 松开左键
XC95108
BGA封装
第三章 原理图输入设计法
• 原理图输入设计法的主要内容是原件的引入 和线的连接；
• 适用于对系统很了解且对系统速率要求较高 时，或设计大系统中对时间特性要求较高时
• 原理图输入法设计效率较低，但易仿真，便 于对信号的观察及电路的调整。
原理图输入法
本章在第２章的基础上，对ＱｕａｒｔｕｓⅡ的原理图输入法作进一步的讨论。
本章主要讨论原理图输入法中的ＭＡＸ＋ｐｌｕｓⅡ老式宏函数的应用、ＬＰＭ函数的应用和原理图输入法的层次化设计。
3畅1 原理图输入法中MAX＋plusⅡ老式宏函数的应用 在ＱｕａｒｔｕｓⅡ原理图输入法中，可供使用的元件库除了基本逻辑元件库以外，还有ＭＡＸ＋ｐｌｕｓⅡ库和ＬＰＭ函数元件库，如图３－１所示。
ＭＡＸ＋ｐｌｕｓⅡ库中收有ＭＡＸ＋ｐｌｕｓⅡ老式宏函数包括加法器、编码器、译码器、计数器和移位寄存器等７４系列器件，用户可自由地调用。
ＱｕａｒｔｕｓⅡ编译器会自动将不用的门和触发器删除，并且所有输入端口都有默认值，不用的输入端允许不进行任何连接。
综合使用基本逻辑元件库和ＭＡＸ＋ｐｌｕｓⅡ库的元件，可设计出大多数传统的方法所能设计的数字电路。
对于用户已有的用７４系列器件设计的数字电路，用户可根据原有的电路图很方便地用ＱｕａｒｔｕｓⅡ设计出适用于ＣＰＬＤ／ＦＰＧＡ的电路来。
例3畅1 用７４１５１设计一个三人表决电路。
三人表决电路的真值表如表３－１所示。
图３－１ ＱｕａｒｔｕｓⅡ原理图输入法可供使用的库表3－1 三人表决电路真值表a b c y00000010010001111000101111011111 其最小项表达式是y＝abc＋abc＋abc＋abc 根据y的最小项表达式，就可知道使用７４１５１设计的三人表决电路的原理图。
三人表决电路设计过程如下：在ＱｕａｒｔｕｓⅡ中执行Ｆｉｌｅ→Ｎｅｗ．．．命令，在弹出的编辑文件类型对话框（如图３－２所示）中，选择ＢｌｏｃｋＤｉａｇｒａｍ／ＳｃｈｅｍａｔｉｃＦｉｌｅ后单击ＯＫ按钮，进入ＱｕａｒｔｕｓⅡ图形编辑方式。
在原理图编辑区中双击鼠标的左键，在弹出的图３－３所示的元件选择对话框的Ｌｉｂｒａｒｉｅｓ栏内通过双击ｍａｘｐｌｕｓ２选择ＭＡＸ＋ｐｌｕｓⅡ库。
图３－３ 选择ＭＡＸ＋ｐｌｕｓⅡ库在图３－４所示的ＭＡＸ＋ｐｌｕｓⅡ库中选择７４１５１器件后单击ＯＫ按钮。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章 原理图输入设计方法
8×8无符号乘法器
第 9 页
© 常州大学信息学院通信系
EDA
电子教案
第三章 原理图输入设计方法
仿真波形
第 10 页
© 常州大学信息学院通信系
EDA
电子教案
第三章 原理图输入设计方法
8×8有符号乘法器
第 11 页
© 常州大学信息学院通信系
EDA
电子教案
第三章 原理图输入设计方法
第 1 页
© 常州大学信息学院通信系
EDA
电子教案
第三章 原理图输入设计方法
一、以实现乘法器为例
实现一个8×8的无符号数乘法器 思考：
1.输入8bit的被乘数和乘数 a[?]、b[?] a[7..0] b[7..0] 2.输出是 p[15..0] …bit的乘积？
1.调用lpm_mult兆功能块 2.设置参数
第 12 页
© 常州大学信息学院通信系
EDA
电子教案
第三章 原理图输入设计方法
仿真波形
第 13 页
© 常州大学信息学院通信系
EDA
电子教案
第三章 原理图输入设计方法
注意
兆功能块虽然使用方便,但比宏功能块 占用更多的资源. 以LPM_MULT乘法器为例,当设置为 88位无符号乘法器时,目标器件选择为 MAX7000S系列(CPLD)的AUTO能编译 通过.但设置为88位有符号乘法器时,编 译通不过,这时,目标器件选择为 FLEX10K系列(FPGA)的AUTO就能编译 通过.
第 5 页
© 常州大学信息学院通信系
EDA
电子教案
第三章 原理图输入设计方法
LPM_MULT必须设置的参数
被乘数宽度LPM_WIDTHA＝ 正整数 乘数宽度LPM_WIDTHB＝ 正整数 规定被乘数和乘数有/无符号二进 制数LPM_REPRESENTATION=[缺 省UNSIGNED]
第 6 页
第 2 页
© 常州大学信息学院通信系
EDA
电子教案
第三章 原理图输入设计方法
第 3 页
© 常州大学信息院通信系
EDA
电子教案
第三章 原理图输入设计方法
参数
兆功能模块 LPM_MULT
第 4 页
© 常州大学信息学院通信系
EDA
电子教案
第三章 原理图输入设计方法
lpm_mult兆功能块的基本参数
EDA
电子教案
第三章 原理图输入设计方法
3.4 利用LPM兆功能块的电路设计
1.LPM（Library of Parameterized Modules）参数化模块库，可设置 参数兆功能块
2.LPM最初是作为EDIF标准的附件出现的。 EDIF（Electronic Design Interchange Format）。EDIF文件是EDA厂商之间和 EDA厂商与IC厂商之间传递设计信息的文件 格式，也是一种网表文件。
© 常州大学信息学院通信系
EDA
电子教案
第三章 原理图输入设计方法
双击LPM_MULT右上方的参数框,就可弹出参数编辑窗口, 选择最下方的参数行,在参数设置对话框进行设置.
第 7 页
© 常州大学信息学院通信系
EDA
电子教案
第三章 原理图输入设计方法
第 8 页
© 常州大学信息学院通信系
EDA
电子教案
第 14 页
© 常州大学信息学院通信系
EDA
电子教案
第三章 原理图输入设计方法
LPM包含25个基本模块，可以通过配 置参数实现各种数据宽度的逻辑功能和 多种不同的功能特性。
第 15 页
© 常州大学信息学院通信系