C8051F350应用手记

C8051F350应用手记
公司于去年底准备上一个新项目，核心芯片要求带16 bit以上ADC的MCU。

当时选择了三种：ADI的ADµ845 带24 bit ADC、Silicon Lab 的C8051F350 带24 bitADC以及XXX公司的YYY芯片带16 bit ADC。

前两种都是Intel 8051内核兼容的，而YYY是XXX公司自行开发的MCU核心。

这三种芯片的ADC都是Δ-Σ型，我们以前都没有用过。

我竭力主张首选ADµ845，理由是开发容易上手，而且ADI公司产品性能优异。

然而公司最终决定选YYY芯片。

接下来的研发工作很不顺利，首先YYY的软件编程需要用SPI接口写入，而XXX公司的器件手册、评估板资料言之不详，费了很大的劲才能对其读写。

此时原定的研发周期已经到期，直接导致了主要研发人员春节后主动辞职。

我接手了该项工作，先对该芯片的ADC性能进行了测试，结果发现其有效分辨率、INL、增益误差都距其手册给出的指标有很大的出入，商务方面的消息也让人寒心，该芯片在国内很难找到供应商，好不容易找到的都要求一次采购一个大包。

这种情况下我坚决要求更换核心芯片。

正在与ADI、TI（补选了其MSC1200系列）的联系过程中，偶然得知C8051F350只要20多元人民币，半年前我们评估时还是$7多啊！
马上买了两片，并买下了USB的在线开发调试器，总共才￥300元左右。

F3 50的资料不仅是中文，而且详细给出了内置Δ-Σ ADC的详细性能，包括SINC 3、快速滤波器与RMS噪声、实际分辨率、无噪声分辨率和字输出率关系的详细数据表，确实让开发人员对F350的ADC性能完全有了把握。

在一周内完成了评估板印刷板的设计、生产、测试，测试结果很让人满意，在10Hz的字速率下，ADC输出稳定在19位。

内建的PGA、VREF稳定性都不错，ADC线性也很好，唯一不足是VREF不是准确的2.5V，不过只要它稳定，修正时乘上一个常系数得到的结果还是很精确的。

接下来的开发工作一帆风顺，确实技术方案的选择是开发进程的最大保证啊。

F350的FLASH在线擦写功能也给我们的开发工作带来极大的好处，程序F LASH直接可以作为非易失数据存储器，又省去了外接DATA FLASH。

通过对YYY芯片和C8051F350的测试、比较，我对Δ-Σ型ADC的特点有了较为深入的认识：
Δ-Σ型ADC实际上就是前些年音响界热炒的1 bit ADC，是用超采样的方法将模拟电压转换成数字量的1位转换器，它由1位ADC、１位DＡC与一个积分器组成。

由于1位DAC只有两个输出，因此它在整个电压范围内均是线性化的。

这种高水平的线性化是Δ-Σ转换器实现高精确度的原因之一。

最终的绝对精度主要取决于基准电压的精度。

图1 ΔΣ调制器
图1是一个简单的ΔΣ调制器中的波形。

输入信号减去来自1位DAC的信号将结果作为积分器的输入，当系统得到稳定工作状态时，积分器的输出信号是全部误差电压之和，同时积分器可以看作是低通滤波器，对噪声有-6dB的抑制能力。

积分器的输出用1位ADC来转换，而后比较器将输出数字1和0的位流。

DAC将比较级的输出转换为数字波形，回馈给差分放大器。

积分器将量化噪声伸展到整个频带宽度，从而使噪声成型，而滤波器可以过滤掉绝大多数的成型噪声。

有几个误差源会降低整个系统的效果，放大器电压、电压漂移、输入偏置电流或采样噪声将引入误差信号。

为了得到精确的ADC转换结果，放大器的误差应该通过调整来消除或减少。

积分器对输入低频或直流信号内置一个低通滤波器，从而极大地降低了通道内的噪声。

典型的半导体放大器的噪声分为两个部分，1/F噪声和对地噪声，Δ-Σ A DC的主要应用是在低频场合，因此1/F噪声的影响占主要地位。

选择合适的放大器可以控制1/F噪声。

由噪声频谱图可知（见图2），器件的噪声在高频主要是背景噪声，而在低频主要是1/F噪声，当越接近我们想要得到的直流信号时，1/F噪声越大。

通常把1/F噪声想象成漂移，它是一个非常低频率的现象，常用的解决方法是采用窄波输入。

采样意味着在一个不连续的时间点输出信号被捕捉，在这两个点间输出则保持不变，输入被采样的速率是大家熟知的采样频率，奈奎斯特原理规定采样必须至少是输入信号带宽的两倍，采样高于这最小要求的速率即是超采样，Δ-Σ即是利用超采样的方法完成信号转换，而量化的作用是将连续的模拟信号的幅度，变换成不连续的电平。

利用超采样可将量化噪声分布到更宽的频率范围，从而降低了背景噪声的电平。

依靠1位ADC后的数字滤波器，Δ-Σ转换器限制了噪声带宽。

由于大部分噪声不能通过数字滤波器，带宽的有效噪声得到降低。

将量化噪声分布在更宽的频率范围内，而后用滤波器滤去大部分噪声的技术，即是Δ-Σ转换器应用低分辨率的ADC的基础。

Δ-Σ转换器采用过采样在多个频率段分散量化噪声，它与Δ-Σ调制器一起整形噪声，使大部分噪声不被包含在信号测量频带中。

噪声整形功能使低通数字滤波器能够消除大部分噪声并产生高精度的电压测量。

调制器的输出进入数字滤波器，在其中根据滤波器类型或抽样数量对响应进行调整。

最终的输出数据速率由以下公式确定：字速率 = 调制时钟÷抽取比。

Δ-Σ ADC 的一个优点是把噪声表示为满程 (FS) 信号与真有效值噪声的比率，其表示为有效位数(ENOB)。

对于 24 位转换器，采用输出代码数量的标准偏差 (s) 可产生以下公式：
ENOB ＝ 24 － log2(s)
或者，如果以dB为单位测量信噪比 (SNR) 的话，我们可以采用以下公式：ENOB ＝ (SNRmeasdB - 1.76dB)/6.02dB ，而考虑峰-峰噪声后稳定的ADC 输出应该为：
ΔΣ转换器中常用的滤波器类型是 sinc 滤波器。

它们在输出数据速率具有较深的衰减凹槽和多倍该数据速率处，这意味着，60Hz 的数据速率可从测量
中有效消除任何 60Hz 的信号，10Hz 的数据速率可同时消除 50Hz 和 60Hz 的信号。

调整输入采样率的频率与输出数据速率的比率，此抽取比直接影响有效位数量 (ENOB)。

随着输入采样和输出结果比率的增加，可提高 ENOB，同时有效提高 ADC 分辨率。

噪声的测量
不同的方法可用于测量系统的噪声性能，同样系统噪声也可用不同的方法表达，它具有高斯分布的特征，信噪比SNR通常用于高速ADC系统，而ENOB通常用于低频和直流系统。

高斯分布
随机噪声一般具有高斯分布的特征，绝大多数的采样值将分布在相关的区域内，如果一个测量系统要求一个峰峰的限制，那么99.9％的采样应该分布在这个区域内，如上图所示。

峰峰噪声
有效的噪声（RMS）告诉我们采样值是随机的，因而不能清楚地知道显示的结果将是什么，如果一个显示的位数是不能变化的，我们就叫做无噪声码。

峰峰的噪声是大量数据的统计测量，它不能被直接计算，它是有效噪声的6.6倍。

从上面对Δ-Σ 型ADC原理的简短分析可以得知，Δ-Σ调制速率、抽取比、字速率对ADC的结果精度有直接的关系，因为它们直接影响输出的噪声，最终系统的稳定输出应该由无噪声分辨率来表征，而这正是许多厂家有意无意回避的问题。