清华数字电路课件Quartus II使用入门_86130821
电子设计自动化技术第四篇QuartusⅡ操作入门与应用PPT课件
项目一、原理图输入法设计二输入与门
❖ 一、学习目标 ❖ 最终目标： ❖ 1. 掌握QuartusⅡ原理图输入设计法； ❖ 2．掌握运用QuartusⅡ进行FPGA开的流程。 ❖ 促成目标： ❖ 1．会进行工程、原理图文件、激励波形文件的创建、保存等操作； ❖ 2．会调用Symbol元件库和放置元件； ❖ 3．会准确进行连线操作； ❖ 4．会对所设计电路进行编译、仿真等操作； ❖ 5．会运用QuartusⅡ对所设计电路进行管脚锁定； ❖ 6．会运用QuartusⅡ对所设计电路进行编程下载； ❖ 7．会运用EDA实验系统对所设计电路进行验证测试。 ❖ 二、工作任务 ❖ 在Quartus sⅡ平台下，用FPGA设计一个二输入与门，并进行时序
仿真和下载到EDA实验系统进行测试。
项目一、原理图输入法设计二输入与门
❖ 三、理论知识
❖ 1．PLD简介
❖ 可编程逻辑器件PLD（Programmable Logic Device）是20世纪70年代发展起来的一种新型逻辑器件， 它是大规模集成电路技术与计算机辅助设计（CAD）、计 算机辅助生产（CAM）和计算机辅助测试（CAT）相结合 的一种产物，是现代数字电子系统向着超高集成度、超低 功耗、超小型封装和专用化方向发展的重要基础。它的应 用和发展不仅简化了电路设计，降低了成本，提高了系统 的可靠性和保密性，而且给数字系统的设计方法带来了革 命性的变化。
项目一、原理图输入法设计二输入与门
❖ 2)硬件描述语言文本输入方式。硬件描述语言采用文本方 式描述设计，其逻辑描述能力强，但不适合描述接口和连 接关系。如ABEL-HDL、Verilog-HDL、AHDL和 VHDL等，它们支持布尔方程、真值表、状态机等逻辑描 述方式，适合描述计数器、译码器、比较器和状态机等的 逻辑功能，在描述复杂设计时，非常简洁，具有很强的逻 辑描述和仿真功能，但硬件描述语言输入必须依赖综合器， 只有好的综合器才能把语言综合成优化的电路。对于大量 规范的、易于语言描述、易于综合、速率较低的电路，可 以采用这种输入方式。
第四讲QuartusII使用简介(自学)课件
正常安装Quartus Ⅱ6.0的步骤如下
① 执行install
装入光盘， 进入到 QUARTUSII 6.0文件夹， 用鼠标左键 双击install图 标，将出现 如图所示窗口。
用鼠标左键单击该按钮， 将进入安装过程。
4
② 文件更新 进入光盘QUARTUSII6.0下的Crack6.0文件夹，复制 sys_cpt.dll文件。 进入硬盘中QUARTUSII6.0软件安装路径，将文件拷贝到硬 盘的altera\quartus6.0\win文件夹中，把原有的同名旧文件 用新文件覆盖。 ③ 软件注册 用写字板打开使用许可文件xxxx.dat，将其中的HOSID值改 为本机的网卡地址。
用鼠标左键单击Archive Project ，将出现对话框，引导 用户把项目的原版本重新保存在不同的路径下。
◆ Import Database：导入数据库。
用鼠标左键单击Import Database，将出现对话框，引 导用户导入数据库。
◆ Export Database：导出数据库。
用鼠标左键单击Export Database，将出现对话框，引 导用户导出数据库。
◆ Copy Project：拷贝项目。
用鼠标左键单击Copy Project，将出现对话框，引导用户把项目拷贝到 指定路径的文件夹中。
◆ Archive Project ：构造项目。
用鼠标左键单击Archive Project ，将出现对话框，引导用户把项目保
存为不同版本。
18
◆ Restore Archived Project
1
可编程片上系统开发软件QuartusⅡ 6.0
要点
① Quartus Ⅱ6.0基础知识
熟悉 Quartus Ⅱ6.0 的工作界面，如何建立工程、顶 层文件和底层文件，浏览Quartus Ⅱ6.0的原理图库文件。
图解Quartus II使用教程
图解Quartus2使用教程编译程序：file---new---VHDL file-----okBy：酱油跑龙套编译程序---点保存---选择文件夹----修改文件名为of之前内容（注意大小写，保持相同）----点保存By：酱油跑龙套之后弹出建立工程的对话框，选…------选中文件，点打开，再添加By：酱油跑龙套Next之后按如下选择By：酱油跑龙套点finish---然后编译By：酱油跑龙套之后等待弹出编译成功的对话框，点确定。
编译文件完成By：酱油跑龙套原理图文件---左上窗口点file----选中文件右键----创建@￥#……￥By：酱油跑龙套创建原理图文件By：酱油跑龙套加入工程元件By：酱油跑龙套加入输入输出文件By：酱油跑龙套修改输入输出名字(强调方括号，中间两点)By：酱油跑龙套点保存（这个名字无要求）---设置顶层文件----点编译---弹出编译成功的对话框---点确定----原理图文件完成By：酱油跑龙套时序图文件，新建文件By：酱油跑龙套Edit---end timeBy：酱油跑龙套一般为55usBy：酱油跑龙套在时序图中加入引脚By：酱油跑龙套By：酱油跑龙套By：酱油跑龙套之后可以设置输入的高低电平，以及时钟信号By：酱油跑龙套保存，编译，名字无影响，编译成功By：酱油跑龙套●程序下载——pins●By：酱油跑龙套设置硬件引脚By：酱油跑龙套插上usb线后，会安装驱动，按默认安装就好连接成功后选择下载By：酱油跑龙套驱动安装成功后，点击start，下载完成后测试以上所有原文来自天津工业大学:酱油跑龙套By：酱油跑龙套。
集成开发平台QuartusII操作基础课件
根据设计需求，配置项目设置，如选择目标器件、设 置编译选项等。
设计版本控制
初始化版本控制
在Quartus II中初始化版本控制系 统（如Git），以便跟踪和管理设 计文件的历史版本。
提交更改
在完成设计修改后，提交更改到 版本控制系统，记录更改内容和 提交者信息。
查看版本历史
通过版本控制系统查看设计文件 的历史版本，以便进行回滚或比 较不同版本之间的差异。
集成开发平台Quartus II操作基础 课件
• Quartus II软件安装与配置 • 设计输入与编译 • 引脚分配与布局 • 时序仿真与调试 • 硬件编程与配置 • 项目管理与版本控制
01
Quartus II软件安装与配置
安装步骤
下载Quartus II安装程序
访问Altera官网，根据操作系统选择对应的版本下载。
输标02入题
在Quartus II中，可以通过“Program Device”菜单 选择USB Blaster编程方式，并设置相应的参数，如 编程文件、编程方式、编程地址等。
01
03
在进行USB Blaster编程时，需要注意芯片的安全操 作电压和电流范围，以及编程数据的校验和错误处理
。
04
USB Blaster编程通常需要使用Altera提供的USB Blaster驱动程序，以便将FPGA芯片与计算机连接起 来。
FPGA配置模式选择
Quartus II提供了多种FPGA配置模式， 如快速配置、全局配置和分布式配置等 。
在Quartus II中，可以根据实际需求选 择合适的配置模式，并设置相应的参数 ，如配置方式、配置地址等。
分布式配置适用于将多个配置文件分布 在FPGA的不同区域的情况，以实现灵活 的硬件设计。
Quartus_II软件及其使用 微电子课件
图10 全加器的仿真波形
4. 编程下载设计文件
编程下载设计文件包括引脚锁定和编程下载两个部分。
（1）引脚锁定
在目标芯片引脚锁定前，需要确定使用的EDA硬件开发平 台及相应的工作模式。然后确定了设计电路的输入和输出端 与目标芯片引脚的连接关系，再进行引脚锁定。
图14 硬件设置对话框
图15 添加硬件对话框
（3）编程下载
执行Processing|Stare Programming命令或者直接按Start Programming 按钮，即可实现设计电路到目标芯片的编程下载。
1.2 Quartus II的文本编辑输入法 QuartusⅡ的文本编辑输入法与图形输入法的设计步骤基 本相同。在设计电路时，首先要建立设计项目，然后在 QuartusⅡ集成环境下，执行File|New命令，在弹出的编辑文 件类型对话框，选择VHDL File或Verilog HDL File，或者直 接单击主窗口上的“创建新的文本文件”按钮，进入Quartus Ⅱ文本编辑方式，其界面如图16所示。 在文本编辑窗口中，完成VHDL或Verilog HDL设计文件的 编辑，然后再对设计文件进行编译、仿真和下载操作。
图12 设置编程方式窗口
（1）选择下载文件 用鼠标点击下载方式窗口左边的Add File（添加文件）按键， 在弹出的Select Programming File（选择编程文件）的对话框 中，选择全加器设计工程目录下的下载文件Adder_1.sof。
图13 选择下载文件对话框
（2）设置硬件
设置编程方式窗口中，点击Hardwaresettings(硬件设置)按钮，在弹出 的如图14所示的Hardware Setup硬件设置？对话框中Add Hardware按键， 在弹出的如图15所示Add Hardware的添加硬,件对话框中选择 ByteBlasterMV编程方式后单击OK铵钮。
quartus ll 使用教程
1、开启Quartus Ⅱ
建立新工程打开工程
保存路径新建工程名
新建此工程包含的顶层文件
选择保存工程路径
工程文件命名此项可以默认，也可以自己选择，此处默认
选择你建立此工程锁包含的设计文件
目标芯片选择
芯片系列选择
第三方综合工具
第三方仿真工具第三方时序分析工具此页一般默认
工程建立完成后出现界面
工程名
原理图输入设计
VHDL语言设计
选择器件
设计电路
保存文件
、设计输入（硬件描述语言输入）
VHDL代码编辑区
双击此处选择输入输出端。
QuartusII使用说明
Quartus II 9.0使用说明1.安装共三项：1.DE0文件夹：开发平台附带资料2.FPGA管脚图：平台说明文档，含各种管脚的定义3.免费版安装文件打开安装文件开始安装：此处随便填。
开始安装：-------------------------------------------------------------------创建项目创建好的项目为空的，需要另外添加文件添加原理图效果如下：（默认标号1、2、3、、、、、、）若元件很多，可以分别添加：拖动引脚使其与元件相连：双击可以修改引脚名称导线：需要拖动才能生成导线。
其它元件的插入类似大家可以自己试试。
当所有引脚都完成定义，且没有断开的导线时，可以编译通过（可能会提示保存点击“是”就行了）：下图因为含有断开的导线而不能通过编译：编译通过后会在左下角显示如下信息：警告一般可以忽略。
仿真测试我们完成了电路的设计连接，接下来要测试是否符合预期：创建波形文件：用鼠标滑轮可以实现同样的效果接下来添加引脚：注意：编辑波形时软件容易崩，，，建议先保存。
根据仿真结果判断电路是否符合要求。
在实验平台进行实验打开说明文档：用ctrl + F可以进行查找引脚定义：例如LEDG（LED灯）的引脚定义：转到下图：再往下的表格接着往下：这些引脚怎么用呢？往下看：同样的步骤插入引脚：定义好后重新编译一下。
连接实验平台选完之后点击Close之后的工作就是在实验平台上完成逻辑验证等实验，此例具体内容就是控制两个开关的打开和闭合，观察LEDG[0]的亮灭，验证与非门逻辑。
PS：大家抓紧学习，以后的实验基本上都会用，同学们先在软件上将原理图设计好，再让老师检查无误后，老师配发USB数据线连接实验平台，然后才能做实验。
所以大家争取在下次上课前学会，有困难的可以先理解前边的仿真部分，连接实验平台可以下次课上尝试。
QuartusII软件使用说明
QuartusII软件使用说明Quartus II软件使用说明1.介绍Quartus II是一款由Intel开发的集成电路设计软件，主要用于数字逻辑电路的设计和开发。
本文将详细介绍Quartus II软件的安装、基本功能以及常用的设计流程。
2.安装2.1 硬件要求确定您的计算机是否符合Quartus II的硬件要求，包括处理器、内存和硬盘空间。
2.2 安装程序从Intel官方网站Quartus II的安装程序，并按照指引执行安装步骤。
2.3 许可证文件在安装过程中，您需要提供许可证文件以完成软件的激活。
3.Quartus II界面3.1 工程导航器工程导航器是Quartus II的主界面，您可以在此查看和管理当前项目下的所有文件和文件夹。
3.2 编辑器Quartus II提供了多种编辑器，包括原理图编辑器、文本编辑器和波形编辑器等。
您可以根据需要选择适合的编辑器进行设计和编码。
4.基本功能4.1 创建新工程在工程导航器中，选择“新建”并指定工程名称和存储位置，然后选择设计类型和顶层设计文件。
4.2 添加文件通过“添加文件”功能可以将需要的文件添加到工程中，包括原理图文件、VHDL文件和Verilog文件等。
4.3 综合与分析在设计过程中，需要进行综合和分析以验证电路功能和逻辑正确性。
4.4 时序约束通过时序约束可以设置电路的时钟频率、延迟和时序要求等。
4.5 编译报告编译报告可以查看设计的状态和一些警告或错误信息。
5.设计流程5.1 设计规划在设计之前，需要进行设计规划，包括确定设计目标、功能分析和资源规划等。
5.2 电路设计按照设计规划进行电路设计，包括原理图设计、RTL设计和模块设计等。
5.3 综合与优化对设计进行综合和优化，以达到性能和资源的平衡。
5.4 约束设置与时序分析设置时序约束并进行时序分析，以保证电路满足时序要求。
5.5 布局与布线对设计进行物理布局和布线，以优化电路的布局及信号传输路径。
Quartus_II使用教程1和2 加详细例子,图形细解每一步
§2.3 相关技术基本知识与基本技能一、QuartusⅡ原理图输入法应用数字逻辑电路的基本知识，使用QuartusⅡ原理图输入法可非常方便地进行数字系统的设计。
应用QuartusⅡ原理图输入法，还可以把原有的使用中示规模的通用数字集成电路设计的数字系统移植到FPGA或CPLD中。
下面以一个二人表决器的设计为例说明QuartusⅡ原理图输入法的使用方法。
(一)建立工程文件夹1.新建一个文件夹作为工程项目目录首先在计算机中建立一个文件夹作为工程项目目录，此工程目录不能是根目录，比如D:，只能是根b录下的b录，比如D:\EDA _book\code\Chapter3\BiaoJueQi。
下一页§2.3 相关技术基本知识与基本技能2.建立工程项目运行Quartus Ⅱ软件，执行File=>New Project Wizard 命令，建立工程，如图2-17所示。
在图2-18界面中单击Next按钮。
在所弹出的图2-19 New Project Wizard对话框中，填写Directory，Name, Top-Level Entity等项目。
其中第一、第二、第三个文本框分别是工程项目目录、项目名称和项目顶层设计实体的名称。
单击Next按钮，出现添加工程文件的对话框，如图2-20所示。
若原来己有文件，可选择相应文件，这单直接单击Next进行下一步，选择FPGA器件的型号，如图2-21所示。
下一页上一页§2.3 相关技术基本知识与基本技能在Family下拉框中，根据需要选择一种型号的FPGA，比如Cyclone系列FPGA。
然后在“Available devices:”中根据需要的FPGA 型号选择FPGA型号，比如“EP1C3T144C8”，注意在Filters一栏中选中“Show Advanced Devices”以显示所有的器件型号。
再单击Next按钮，出现如图2-22所示对话框。
quartus2使用指导
Q u a r t u s I I使用指南在这个实验中我们通过一个简单的实例来演示如何使用Quartus II。
在PLD器件上做一个完整的逻辑设计。
我们将在PLD上实现一个三人表决器的逻辑。
三人表决，以少数服从多数为原则，多数人同意则议案通过，否则议案被否决。
这里，我们使用三个按键代表三个参与表决的人，置“0”表示该人同意议案，置“1”表示该人同意议案；两个指示灯用来表示表决结果，LED1 点亮表示议案通过，LED2 点亮表示议案被否决。
真值表如下：S1 S2 S3 LED1 LED20 0 0 0 10 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 0下面我们就具体来实现这一设计。
1、双击桌面上Quartus II的图标，启动Quartus II软件。
2、通过File => New Project Wizard…菜单命令启动新项目向导。
3、在随后弹出的对话框上点击Next按钮，继续。
4、在What is the working directory for this project栏目中设定新项目所使用的路径；在What is the name of this project栏目中输入新项目的名字: vote，点击Next按钮。
5、在这一步，向导要求向新项目中加入已存在的设计文件。
因为我们的设计文件还没有建立，所以点击Next按钮，跳过这一步。
6、在这一步选择器件的型号。
Family栏目设置为Cyclone，选中Specific device selected in ‘Available devices’ list选项，在Avail able device窗口中选中所使用的器件的具体型号，这里以EP1C6Q240C8为例。
点击Next按钮，继续。
7、在这一步，可以为新项目指定综合工具、仿真工具、时间分析工具。
在这个实验中，我使用Quartus II6.0的默认设置，直接点击Next按钮，继续。
Quartus_II使用方法
Quartus_II使用方法第1章QUARTUS II2.1 QUARTUSII概述设计输入是设计者对系统要实现的逻辑功能进行描述的过程。
设计输入有多种表达方式，常用的用原理图输入、硬件描述语言输入、网表输入等。
1、原理图输入：原理图设计输入方式是利用软件提供的各种原理图库，采用画图的方式进行设计输入。
这是一种最为简单和直观的输入方式。
原理图输入方式的效率比较低，半只用于小规模系统设计，或用于在顶层拼接各个以设计完成的电路子模块。
2、硬件描述语言输入：这种设计输入方式是通过文本编辑器，用VHDL，Verilog或AHDL等硬件描述语言进行设计输入。
采用语言描述的有点事效率较高，结果容易仿真，信号观察方便，在不同的设计输入库之间转换方便，适用于大规模数字系统的设计。
但语言输入必须依赖综合器，只有好的综合器才能把语言综合成优化的电路。
3、网表输入：现代可编程数字系统设计工具都提供了和它第三方EDA工具相连接的接口。
采用这种方法输入时，可以通过标准的网表把它设计工具上已经实现了的设计直接移植进来，而不必重新输入。
一般开发软件可以接受的网表有EDIF格式、VHDL 格式及Verilog格式等。
在用网表输入时，必须注意在两个系统中采用库的对应关系，所有的库单元必须一一对应，才可以成功读入网表[6]。
2.2 QUARTUSII建立工程项目在Quartus II 中，用户的每个独立设计都对应一个工程项目，每个工程项目可包含一个或多个设计文件。
其中一个是顶层文件，编译器是对项目中的顶层文件进行编译的，项目同时还管理编译过程中产生的各种中间文件，这些中间文件的文件名相同，但后缀名不同。
为了便于管理，对于每个新的项目应该建立一个单独的子目录。
指定项目名称的步骤如下：1. 打开Quartus II，在File 菜单中选择New Project Wizard 项，将出现工程项目建立向导对话框。
如图2-1 (a)所示。
2. 点击“Next”，进入到如图2-1 (b)所示的工程项目命名对话框，在最上面的文本输入框中输入为该项目所建的目录名，如本例为“E:\Clock”，在中间的文本输入框中输入项目名称，本次实验为“adder”，在最下面的文本输入框中输入最顶层模块的名称“adder”。
第4章 QUARTUS_II使用方法
时序分析（Timing Analyzer）模块;
产生EDA工具网表（EDA Netlist Writer）模块： 目的是与其他EDA工具相衔接。
29
10:48
编译结果的报告
本例为加法器的编译结果：
10:48
30
容易出现的错误
错将设计文件存入了根目录，并将其设定成工程，找 不到工作库时，报错为： Error：Can’t open VHDL “WORK” 文件后缀名不是.vhd，在设定工程后编译时，报错为： Error ： Line1 ， File e:\half_adder\half_adder.tdf:TDF syntax error… 设计文件名与实体名不符时，如写成adder.vhd，编译 时，报错为： Error:Line1,…VHDL Design File “adder.vhd“ must contain…
10:48
24
4 位加法器的VHDL代码（续）
ARCHITECTURE behav OF Adder4 IS SIGNAL temp: std_logic_vector ( width DOWNTO 0 ); BEGIN temp <= ( ' 0 ' & a ) + b + cin; cout <= temp (width); sum <= temp ( width - 1 DOWNTO 0 ); END behav; -- 第 20 行 -- 第 21 行
（ 1）选择 Create Project
（ 2）点击 OK
10:48 27