I2C总线中英文对照表
I2C串行总线的组成及工作原理
I2C串行总线的组成及工作原理I2C是一种常用的串行通信协议，用于在电子设备之间进行数据传输。
它的全称是Inter-Integrated Circuit，即片间串行总线。
1. 主设备（Master Device）：负责发起通信请求并控制整个传输过程的设备。
主设备通常是微控制器、处理器或其他智能设备。
2. 从设备（Slave Device）：被主设备控制的设备。
从设备可以是各种外围设备，如传感器、存储器、显示器等。
3. SDA（Serial Data Line）：用于数据传输的双向串行数据线。
主设备和从设备都可以发送和接收数据。
4. SCL（Serial Clock Line）：用于同步数据传输的时钟线。
主设备产生时钟信号来同步数据传输。
5. VCC（Supply Voltage）：提供电源电压给I2C总线上的设备。
6. GND（Ground）：提供共地连接。
I2C总线的工作原理如下：1.初始化：主设备发起一次总线初始化，在I2C总线上产生一个启动信号。
启动信号表示I2C总线上有新的数据传输将开始。
2.寻址：主设备发送一个7位的设备地址到总线上指定要与之通信的从设备。
I2C总线上可以存在多个从设备，每个设备都有唯一的地址。
3.数据传输：主设备发送数据或者命令到从设备，或者从设备向主设备发送数据回复。
数据通过SDA线传输，时钟通过SCL线提供。
4.确认（ACK）：数据传输完成后，每个接收设备都会回复一个确认信号，表示它已经成功接收数据。
主设备和从设备都可以发送确认信号。
5.停止：主设备发送一个停止信号来结束一次数据传输过程。
停止信号表示I2C总线上没有更多的数据传输。
I2C总线的工作原理是基于主从结构的，主设备控制数据传输的流程。
主设备通过发送启动信号来开始一个数据传输过程，并通过发送设备地址和数据来与特定的从设备进行通信。
通过SCL线的时钟同步，主设备和从设备可以准确地进行数据传输，避免了数据丢失和冲突。
i2c整理资料
I2C资料整理I2C是英文“Inter Integrated Circuit”的缩写，中文意思是“集成电路之间”。
总线（Bus）是用来传送信息的公用线。
I2C总线就是集成电路之间传送时钟脉冲与数据的公用线路。
采用I2C总线控制就是将微处理器的SCL（串行时钟）、SDA（串行数据）用总线（一根时钟线与一根数据线）与其它集成电路或存储器连接起来，通过总线来交换信息，实行控制。
这样可以减少印制板连接线；而且便于调试与测试；在开发新产品时，由于电路单元可直接在总线上接入和分离，可以很方便地在一个产品的基础上，完成一系列新产品的开发。
I2C数据传输的格式是：启动条件--> 从地址（7bit）--> 读写（1bit）--> 确认--> 子地址（8bit）--> 确认--> 传输数据[n(8bit+确认位)] --> 停止条件I2C总线传输数据首先要满足启动条件。
启动条件是：时钟线（SCL）为高电位时数据线（SDA）由高电位转向低电位。
启动条件通常由微处理器（MPU）产生。
MPU产生启动条件后，接着传送7位二进制数（7bit）组成的“从地址”，所谓“从地址”（即从属地址）就是I2C总线所连接的各集成电路的编号（二进制数）；例如TA8880CN的从地址是1000100、TA8776N的从地址是1000000，不同的集成电路有不同的从地址。
MPU若传送从地址1000100，TA8880CN就接收数据，而TA8776N则不能接收数据。
传送从地址之后，传送1bit的读写位；读写位如为“0”，表示MPU向其他集成电路发送数据，即写入数据；如为“1”表示MPU接收其他集成电路发送的数据，即读入数据。
第9位是确认位，此时MPU 发送的时钟脉冲SCL线为高电位，接收数据的集成电路必须把SDA线电位拉低到低电位，才确认接收数据，即传送的数据才有效。
接着再传送8bit的“子地址”。
所谓“子地址”，就是在被控制的集成电路中存放各种控制数据的存储单元的地址。
i2c中文版
I2C总线规范目录1 序言 (3)1.1 版本1.0-1992 (3)1.2 版本2.0-1998 (3)1.3 版本2.1-2000 (3)1.4 购买Philips 的I2C 总线元件 (3)2 I2C 总线使设计人员和厂商都得益 (3)2.1 设计人员的得益 (4)2.2 厂商的得益 (5)3 介绍I2C 总线规范 (6)4 I2C 总线的概念 (6)5 总体特征 (7)6 位传输 (7)6.1 数据的有效性 (7)6.2 起始和停止条件 (8)7 传输数据 (9)7.1 字节格式 (9)7.2 响应 (9)8 仲裁和时钟发生 (10)8.1 同步 (10)8.2 仲裁 (10)8.3 用时钟同步机制作为握手 (11)9 7 位的地址格式 (12)10 7 位寻址 (13)10.1 第一个字节的位定义 (13)10.1.1 广播呼叫地址 (14)10.1.2 起始字节 (15)10.1.3 CBUS 的兼容性 (16)11 标准模式I2C 总线规范的扩展 (16)12 快速模式 (17)13 Hs 模式 (17)13.1 高速传输 (17)13.2 Hs 模式的串行数据传输格式 (19)13.3 从F/S 模式切换到Hs 模式以及返回 (20)13.4 低速模式中的快速模式器件 (21)13.5 串行总线系统的混合速度模式 (21)13.5.1 在混合速度总线系统中的F/S 模式传输 (22)13.5.2 在混合速度总线系统中的Hs 模式传输 (22)13.5.3 混合速度总线系统中电桥的时序要求 (24)14 10 位寻址 (24)14.1 头两个字节位的定义 (24)14.2 10 位寻址的格式 (24)14.3 广播呼叫地址和10 位寻址的起始字节 (26)15 I/O 级和总线线路的电气规范和时序 (26)15.1 标准和快速模式器件 (26)15.2 Hs 模式器件 (28)16 I2C 总线器件到总线线路的电气连接 (30)16.1 标准模式I2C 总线器件电阻R p 和R S 的最大和最小值 (31)17 应用信息 (33)17.1 快速模式I2C 总线器件的斜率控制输出级 (33)17.2 快速模式I2C 总线器件的开关上拉电路 (34)17.3 总线线路的配线方式 (34)17.4 快速模式I2C 总线器件电阻R p 和R S 的最大和最小值 (35)17.5 Hs 模式I2C 总线器件的电阻R p 和R S 的最大和最小值 (35)18 F/S 模式I2C 总线系统的双向电平转换器 (35)18.1 连接逻辑电平不同的器件 (36)18.1.1 电平转换器的操作 (36)19 Philips 提供的开发工具 (37)20 支持的文献 (37)1 序言1.1 版本 1.0-19921992 I 2C 总线规范的这个版本有以下的修正 • 删除了用软件编程从机地址的内容 因为实现这个功能相当复杂 而且不被使用 • 删除了 低速模式 实际上这个模式是整个 I 2C 总线规范的子集 不需要明确地详细说明 • 增加了快速模式 它将位速率增加 4 倍到达 400kbit/s 快速模式器件都向下兼容 即它们可以在 0~100kbit/s 的 I 2C 总线系统中使用 • 增加了 10 位寻址 允许 1024 个额外的从机地址•快速模式器件的斜率控制和输入滤波改善了 EMC 性能 注意 100kbit/s 的 I 2C 总线系统或 100kbit/s 器件都没有改变1.2 版本2.0-1998I 2C 总线实际上已经成为一个国际标准 在超过 100 种不同的 IC 上实现而且得到超过 50 家公司的许 可 但是 现在的很多应用要求总线速度更高 电源电压更低 这个更新版的 I 2C 总线规范满足这些要求 而且有以下的修正 • 增加了高速模式 Hs 模式 它将位速率增加到 3.4Mbit/s Hs 模式的器件可以和 I 2C 总线系统 中快速和标准模式器件混合使用 位速率从 0~3.4Mbit/s • 电源电压是 2V 或更低的器件的低输出电平和滞后被调整到符合噪声容限的要求 而且保持和电 源电压更高的器件兼容 • 快速模式输出级的 0.6V 6mA 要求被删除 •新器件的固定输入电平被总线电压相关的电平代替 •增加了双向电平转换器的应用信息1.3 版本2.1-2000I 2C 总线规范的 V2.1 版有以下微小的修改 • 在 Hs 模式的重复起始条件后 可以延长时钟信号 SCLH 见 13.2 节的图 22 25 和 32 •Hs 模式中的一些时序参数变得更随意见表 6 和表 71.4 购买 Philips 的 I 2C 总线元件购买 Philips 的 I 2C 元件同时传递了一个在 Philips 的 I 2C 专利下在 I 2C 系统使用元件使系统符合由Philips 定义的 I 2C 规范的许可证2 I 2C 总线使设计人员和厂商都得益在消费者电子 电讯和工业电子中 看上去不相关的设计里经常有很多相似的地方 例如几乎每个系 统都包括 •一些智能控制 通常是一个单片的微控制器 • 通用电路 例如 LCD 驱动器 远程 I/O 口 RAM EEPROM 或数据转换器•面向应用的电路 譬如收音机和视频系统的数字调谐和信号处理电路 或者是音频拨号电话的 DTMF 发生器 为了使这些相似之处对系统设计者和器件厂商都得益 而且使硬件效益最大电路最简单 Philips 开发 了一个简单的双向两线总线 实现有效的 IC 之间控制 这个总线就称为 Inter IC 或 I 2C 总线 现在 Philips 包括超过 150 种 CMOS 和双极性兼容 I 2C 总线的 IC 可以执行前面提到的三种类型的功能 所有符合 I 2C总线的器件组合了一个片上接口 使器件之间直接通过 I 2C 总线通讯 这个设计概念解决了很多在设计数 字控制电路时遇到的接口问题下面是 I 2C 总线的一些特征 • 只要求两条总线线路 一条串行数据线SDA 一条串行时钟线SCL•每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机从机关系软件设定地址 主机可以作为主机发送器或主机接收器 • 它是一个真正的多主机总线 如果两个或更多主机同时初始化数据传输可以通过冲突检测和仲裁 防止数据被破坏 • 串行的 8 位双向数据传输位速率在标准模式下可达 100kbit/s 快速模式下可达 400kbit/s 高速 模式下可达 3.4Mbit/s •片上的滤波器可以滤去总线数据线上的毛刺波 保证数据完整 • 连接到相同总线的 IC 数量只受到总线的最大电容400pF 限制 图 1 是两个 I 2C 总线应用的例子2.1 设计人员的得益符合 I 2C 总线的 IC 允许系统设计快速向前推进 直接从功能结构图到原型 此外 由于它们直接剪 贴 到 I 2C 总线 没有任何额外的外部接口 所以允许简单地通过从或者向总线剪贴 或 不剪贴 IC 来修改或升级原型系统 符合 I 2C 总线的 IC 还有一些功能特别吸引设计人员 • 结构图的功能模块与实际的 IC 对应 设计快速从结构图向最后的原理图推进 • 不需要设计总线接口 因为 I 2C 总线接口已经集成在片上 • 集成的寻址和数据传输协议允许系统完全由软件定义 • 相同类型的 IC 经常用于很多不同的应用• 由于设计人员快速熟悉了用兼容 I 2C 总线的 IC 表示经常使用的功能模块 使设计时间减少 • 在系统中增加或删除 IC 不会影响总线的其他电路• 故障诊断和调试都很简单 故障可被立即寻迹 •通过聚集一个可再使用的软件模块的库减少软件开发时间 除了这些优点外 符合 I 2C 总线的 CMOS IC 还向设计者在特别吸引的可移植装置和电池供电系统方 面提供了特殊的功能 它们都有 •极低的电流消耗 • 抗高噪声干扰 • 电源电压范围宽 •工作的温度范围广SDA SC LSDA SCL(a) (b)图1 I2C 应用的两个例子 a 高性能的高度集成电视 b DECT 无绳电话基站2.2 厂商的得益符合I 2C 总线的IC 不只帮助了设计者它们也使设备厂商得到很多益处因为•简单的两线串行I2C 总线将互联减到最小因此IC 的管脚更少而且PCB 的线路也减少结果使PCB 更小和更便宜•完全完整的I2C 总线协议不需要地址译码器和其他胶合逻辑•I2C 总线的多主机功能允许通过外部连接到生产线快速测试和调整最终用户的设备•符合I2C 总线的IC 提供SO 小型VSO 超小型以及DIL 封装甚至减少了IC 的空间要求这些只是一些益处另外兼容I2C 总线的IC 通过允许简单地构造设备变量和保持设计是最新的简易升级功能增加了系统设计的灵活性这样整个装置系列可以围绕一个基本的模型开发新设备的升级或者功能增强的模型即扩展的存储器远程控制等等可以简单地通过剪贴相应的IC 到总线上产生如果需要更大的ROM 只需要从我们广泛的IC 中选择一个有更大ROM 的微控制器就可以了由于新的IC 要取代旧的 增加新功能到装置或者提升它的性能只要简单地从总线上移去过时的 IC 然后换上它的后续 IC 就可以了3 介绍 I 2C 总线规范对于面向 8 位的数字控制应用 譬如那些要求用微控制器的 要建立一些设计标准 • 一个完整的系统通常由至少一个微控制器和其他外围器件例如存储器和 I/O 扩展器组成 • 系统中不同器件的连接成本必须最小•执行控制功能的系统不要求高速的数据传输 • 总的效益由选择的器件和互连总线结构的种类决定 产生一个满足这些标准的系统需要一个串行的总线结构 尽管串行总线没有并行总线的数据吞吐能力 但它们只要很少的配线和 IC 连接管脚 然而 总线不仅仅是互连的线 还包含系统通讯的所有格式和过程 串行总线的器件间通讯必须有某种形式的协议避免所有混乱 数据丢失和妨碍信息的可能性 快速器件必须可以和慢速器件通讯 系统必须不能基于所连接的器件 否则不可能进行修改或改进 应当设计一 个过程决定哪些器件何时可以控制总线 而且 如果有不同时钟速度的器件连接到总线 必须定义总线的 时钟源 所有这些标准都在 I 2C 总线的规范中4 I 2C 总线的概念I 2C 总线支持任何 IC 生产过程 NMOS CMOS 双极性 两线――串行数据 SDA 和串行时钟 SCL 线在连接到总线的器件间传递信息 每个器件都有一个唯一的地址识别无论是微控制器 LCD 驱动器 存储器或键盘接口而且都可以作为一个发送器或接收器由器件的功能决定很明显 LCD驱动器只是一个接收器 而存储器则既可以接收又可以发送数据 除了发送器和接收器外 器件在执行数 据传输时也可以被看作是主机或从机见表 1主机是初始化总线的数据传输并产生允许传输的时钟信号的器件 此时 任何被寻址的器件都被认为是从机 表1 I 2C 总线术语的定义但只允许其中一个控制总线并使报文不被破坏I 2C 总线是一个多主机的总线 这就是说可以连接多于一个能控制总线的器件到总线 由于主机通常是 微控制器 让我们考虑以下数据在两个连接到 I 2C 总线的微控制器之间传输的情况 见图2 这突出了 I 2C 总线的主机 从机和接收器 发送器的关系 应当注意的是 这些关系不是持久的 只由当时数据传输的方向决定 传输数据的过程如下 1假设微控制器 A 要发送信息到微控制器 B • 微控制器 A 主机寻址微控制器 B 从机 • 微控制器 A 主机 发送器发送数据到微控制器 B 从机 接收器•微控制器 A 终止传输2如果微控制器 A 想从微控制器 B 接收信息 • 微控制器 A 主机寻址微控制器 B 从机• 微控制器 A 主机 接收器从微控制器 B 从机 发送器接收数据• 微控制器 A 终止传输甚至在这种情况下 主机微控制器 A 也产生定时而且终止传输连接多于一个微控制器到 I 2C 总线的可能性意味着超过一个主机可以同时尝试初始化传输数据 为了避免由此产生混乱 发展出一个仲裁过程 它依靠线与连接所有 I 2C 总线接口到 I 2C 总线 如果两个或多个主机尝试发送信息到总线 在其他主机都产生 0 的情况下 首先产生一个 1 的 主机将丢失仲裁 仲裁时的时钟信号是用线与连接到 SCL 线的主机产生的时钟的同步结合关于仲裁的更 详细信息请参考第8 章MICRO -CONTROL LER ALCD DRIVERSTATIC RAM OR EEPROMSD ASC LGATE ARRAYADCMICRO -CONTROL LER B图 2 使用两个微控制器的 I 2C 总线配置举例在 I 2C 总线上产生时钟信号通常是主机器件的责任 当在总线上传输数据时 每个主机产生自己的时钟信号 主机发出的总线时钟信号只有在以下的情况才能被改变 慢速的从机器件控制时钟线并延长时钟信号 或者在发生仲裁时被另一个主机改变5 总体特征 SDA 和 SCL 都是双向线路 都通过一个电流源或上拉电阻连接到正的电源电压见图 3当总线空闲时 这两条线路都是高电平 连接到总线的器件输出级必须是漏极开路或集电极开路才能执行线与的功 能 I 2C 总线上数据的传输速率在标准模式下可达 100kbit/s 在快速模式下可达 400kbit/s 在高速模式下 可达 3.4Mbit/s 连接到总线的接口数量只由总线电容是 400pF 的限制决定 关于高速模式主机器件的信息请参考第 13 章6 位传输 由于连接到 I 2C 总线的器件有不同种类的工艺 CMOS NMOS 双极性 逻辑 0 低 和 1高的电平不是固定的 它由 V DD 的相关电平决定见第 15 章的电气规范每传输一个数据位就产生 一个时钟脉冲6.1 数据的有效性SDA 线上的数据必须在时钟的高电平周期保持稳定 数据线的高或低电平状态只有在 SCL 线的时钟 信号是低电平时才能改变见图 4DEVICE 1D E V I C E 2图 3 标准模式器件和快速模式器件连接到 I 2C 总线SDASCLd a t a li ne stable; data val i dch a n g e of d at a allowed图 4 I 2C 总线的位传输6.2 起始和停止条件在 I 2C 总线中 唯一出现的是被定义为起始 S 和停止 P 条件 见图 5 的情况 其中一种情况是在 SCL 线是高电平时 SDA 线从高电平向低电平切换 这个情况表示起始条件 当 SCL 是高电平时 SDA 线由低电平向高电平切换表示停止条件 起始和停止条件一般由主机产生 总线在起始条件后被认为处于忙的状态 在停止条件的某段时间后 总线被认为再次处于空闲状态 总线的空闲状态将在第 15 章详细说明如果产生重复起始Sr 条件而不产生停止条件 总线会一直处于忙的状态此时的起始条件S和重复起始Sr 条件在功能上是一样的见图 10因此在本文档的剩余部分符号 S 将作为一个通用的术语既表示起始条件又表示重复起始条件 除非有特别声明的 Sr 如果连接到总线的器件合并了必要的接口硬件 那么用它们检测起始和停止条件十分简便 但是 没有这种接口的微控制器在每个时钟周期至少要采样SDA 线两次来判别有没有发生电平切换S D ASDAS C LSS TA R T co n d iti o nPS T OP co n d iti o nSCL图 5 起始和停止条件7 传输数据 7.1 字节格式发送到 SDA 线上的每个字节必须为 8 位 每次传输可以发送的字节数量不受限制 每个字节后必须跟一个响应位 首先传输的是数据的最高位MSB 见图 6如果从机要完成一些其他功能后例如一个 内部中断服务程序才能接收或发送下一个完整的数据字节 可以使时钟线 SCL 保持低电平迫使主机进入 等待状态 当从机准备好接收下一个数据字节并释放时钟线 SCL 后 数据传输继续在一些情况下 可以用与 I 2C 总线格式不一样的格式 例如兼容 CBUS 的器件 甚至在传输一个字 节时 用这样的地址起始的报文可以通过产生停止条件来终止 此时不会产生响应见 10.1.3 节7.2 响应数据传输必须带响应 相关的响应时钟脉冲由主机产生 在响应的时钟脉冲期间 发送器释放 SDA 线 高 在响应的时钟脉冲期间 接收器必须将 SDA 线拉低 使它在这个时钟脉冲的高电平期间保持稳定的低 电平见图 7当然 必须考虑建立和保持时间在第15 章详细说明 通常 被寻址的接收器在接收到的每个字节后 除了用 CBUS 地址开头的报文 必须产生一个响应 见 10.1.3 节 当从机不能响应从机地址时例如它正在执行一些实时函数不能接收或发送从机必须使数据线保持高电平 主机然后产生一个停止条件终止传输或者产生重复起始条件开始新的传输如果从机 接收器响应了从机地址但是在传输了一段时间后不能接收更多数据字节 主机必须再一次 终止传输 这个情况用从机在第一个字节后没有产生响应来表示 从机使数据线保持高电平 主机产生一 个停止或重复起始条件 如果传输中有主机接收器 它必须通过在从机不产生时钟的最后一个字节不产生一个响应 向从机发送器通知数据结束 从机 发送器必须释放数据线 允许主机产生一个停止或重复起始条件图 6 I 2C 总线的数据传输图 7 I 2C 总线的响应8 仲裁和时钟发生 8.1 同步所有主机在 SCL 线上产生它们自己的时钟来传输 I 2C 总线上的报文 数据只在时钟的高电平周期有效 因此 需要一个确定的时钟进行逐位仲裁 时钟同步通过线与连接 I 2C 接口到 SCL 线来执行 这就是说 SCL 线的高到低切换会使器件开始数它 们的低电平周期 而且一旦器件的时钟变低电平 它会使 SCL 线保持这种状态直到到达时钟的高电平见 图8但是 如果另一个时钟仍处于低电平周期 这个时钟的低到高切换不会改变 SCL 线的状态 因此SCL 线被有最长低电平周期的器件保持低电平 此时 低电平周期短的器件会进入高电平的等待状态start countingCLK 1C L K 2S C L图 8仲裁过程中的时钟同步当所有有关的器件数完了它们的低电平周期后 时钟线被释放并变成高电平 之后 器件时钟和 SCL 线的状态没有差别 而且所有器件会开始数它们的高电平周期 首先完成高电平周期的器件会再次将 SCL 线拉低 这样 产生的同步SCL 时钟的低电平周期由低电平时钟周期最长的器件决定 而高电平周期由高电平 时钟周期最短的器件决定8.2 仲裁主机只能在总线空闲的时侯启动传输 两个或多个主机可能在起始条件的最小持续时间t HD;STA 内产生一个起始条件 结果在总线上产生一个规定的起始条件 当 SCL 线是高电平时 仲裁在 SDA 线发生 这样 在其他主机发送低电平时 发送高电平的主机将 断开它的数据输出级 因为总线上的电平与它自己的电平不相同仲裁可以持续多位它的第一个阶段是比较地址位有关的寻址信息请参考第10 章和第14 章如果每个主机都尝试寻址相同的器件仲裁会继续比较数据位如果是主机发送器或者比较响应位如果是主机接收器因为I2C 总线的地址和数据信息由赢得仲裁的主机决定在仲裁过程中不会丢失信息丢失仲裁的主机可以产生时钟脉冲直到丢失仲裁的该字节末尾由于Hs 模式的主机有一个唯一的8 位主机码因此一般在第一个字节就可以结束仲裁见第13 章如果主机也结合了从机功能而且在寻址阶段丢失仲裁它很可能就是赢得仲裁的主机在寻址的器件因此丢失仲裁的主机必须立即切换到它的从机模式图9 显示了两个主机的仲裁过程当然可能包含更多的内容由连接到总线的主机数量决定此时产生DA TA1 的主机的内部数据电平与SDA 线的实际电平有一些差别如果关断数据输出这就意味着总线连接了一个高输出电平这不会影响由赢得仲裁的主机初始化的数据传输D A TA1D A TA2 S D A S C Lmaster 1 lose s a rbit ra ti o nDATA 1S D AS图9 两个主机的仲裁过程由于I2C 总线的控制只由地址或主机码以及竞争主机发送的数据决定没有中央主机总线也没有任何定制的优先权必须特别注意的是在串行传输时当重复起始条件或停止条件发送到I2C 总线的时侯仲裁过程仍在进行如果可能产生这样的情况有关的主机必须在帧格式相同位置发送这个重复起始条件或停止条件也就是说仲裁在不能下面情况之间进行•重复起始条件和数据位•停止条件和数据位•重复起始条件和停止条件从机不被卷入仲裁过程8.3 用时钟同步机制作为握手时钟同步机制除了在仲裁过程中使用外还可以用于使能接收器处理字节级或位级的快速数据传输在字节级的快速传输中器件可以快速接收数据字节但需要更多时间保存接收到的字节或准备另一个要发送的字节然后从机以一种握手过程见图6在接收和响应一个字节后使SCL 线保持低电平迫使主机进入等待状态直到从机准备好下一个要传输的字节在位级的快速传输中器件例如对I2C 总线有或没有限制的微控制器可以通过延长每个时钟的低电平周期减慢总线时钟从而任何主机的速度都可以适配这个器件的内部操作速率在Hs 模式中握手的功能只能在字节级使用见第13 章号9 7 位的地址格式数据的传输遵循图 10 所示的格式 在起始条件S 后 发送了一个从机地址 这个地址共有 7 位 紧接着的第 8 位是数据方向位R/ W 0 表示发送写 1 表示请求数据读数据传输一般由主机产生的停止位P 终止 但是 如果主机仍希望在总线上通讯 它可以产生重复起始条件Sr和寻址另一个从机 而不是首先产生一个停止条件 在这种传输中 可能有不同的读写格式结合图 10 完整的数据传输可能的数据传输格式有 • 主机 发送器发送到从机 接收器 传输的方向不会改变见图 11 •在第一个字节后 主机立即读从机见图 12在第一次响应时 主机 发送器变成主机 接收 器 从机 接收器变成从机 发送器 第一次响应仍由从机产生 之前发送了一个不响应信 A 的主机产生停止条件• 复合格式见图 13传输改变方向的时侯 起始条件和从机地址都会被重复 但 R/ W 位取反如果主机接收器发送一个重复起始条件 它之前应该发送了一个不响应信号 A注意 1复合格式可以用于例如控制一个串行存储器 在第一个数据字节期间 要写内部存储器的位置 在重复起始条件和从机地址后 数据可被传输 2自动增加或减少之前访问的存储器位置等所有决定都由器件的设计者决定3每个字节都跟着一个响应位 在序列中用 A 或 A 模块表示 4 兼容 I 2C 总线的器件在接收到起始或重复起始条件时必须复位它们的总线逻辑 甚至在这些起始 条件没有根据正确的格式放置 它们也都期望发送从机地址 5起始条件后面立即跟着一个停止条件报文为空是一个不合法的格式图 11 主机 发送器用 7 位地址寻址从机接收器 传输方向不变图12 在第一个字节后主机立即读从机图13 复合格式10 7 位寻址I2C 总线的寻址过程是通常在起始条件后的第一个字节决定了主机选择哪一个从机例外的情况是可以寻址所有器件的广播呼叫地址使用这个地址时理论上所有器件都会发出一个响应但是也可以使器件忽略这个地址广播呼叫地址的第二个字节定义了要采取的行动这个过程将在10.1.1 节详细介绍有关10 位寻址的信息请参考第14 章10.1 第一个字节的位定义位组成了从机地址见图14最低位LSB是第8 位它决定了报文的方向第一个字节的头7第一个字节的最低位是0器件会任务它被主机寻址至于是从机接收器还是从机发送器都由R/ W 位决定M S B LSBR/Wsl a ve a d d re s s图14 起始条件后的第一个字节从机地址由一个固定和一个可编程的部分构成由于很可能在一个系统中有几个同样的器件从机地址的可编程部分使最大数量的这些器件可以连接到I2C 总线上器件可编程地址位的数量由它可使用的管脚决定例如如果器件有4 个固定的和3 个可编程的地址位那么相同的总线上共可以连接8 个相同的器件I2C 总线委员会协调I2C 地址的分配进一步的信息可以从最后列出的Philips 代理商处获得保留的两组8 位地址0000XXX 和1111XXX的用途见表2 从机地址的11110XX 位组合保留给10 位寻址见第14 章。
I2C通讯协议(中文译版)I2C_Spec
1.1 版本 1.0-1992 .................................................................................................................... 3 1.2 版本 2.0-1998 .................................................................................................................... 3 1.3 版本 2.1-2000 .................................................................................................................... 3 1.4 购买 Philips 的 I2C 总线元件 .............................................................................................. 3
I2C简介中文翻译
1.电气特性I2C运用一个漏极开路/集电极开路和一个输入缓冲在同一个线路上，它能够使用单一的数据线来传输双向数据流1.1漏极开路增益对于双向通信漏极开路参考一典型的输出，它能够上拉总线到电压（地，在大多数情况下）或者“释放”总线和让他通过一个电阻上拉，万一总线被主设备或者从设备使用，上拉的电阻（R PU）在线路上是为了负责上拉总线电压到电源线路上，即使没有一个器件强迫线路电源为高，这就意味着这个总线不会发生通信错误，当一个设备尝试传输高电平，和另一个设备传输低电平，造成一个短路（电源线路到地），I2C需要如果一个主设备在一个多个主设备的环境中传输高电平，但是看到这个线路上的数据是低电平（另一个设备被拉低），为了去停止通信，因为另一个设备正在运用这个总线，被上拉的接口不会允许接口的类型自由，这个就是I2C的好处。
图2显示了一个简单在SDA/SCL总线上的主或者从设备的内部结构框图，由一个输入缓冲器去读输入数据，一个下拉的FET去传输数据，一个设备是能够把总线拉低的（提供短路到地）或者释放总线（高阻抗到地）和允许上拉电阻到电源电路中，这是一个重要的概念去实现，当总线处理多个I2C器件时，没有一个设备能够保持这个总线为高电平，这个属性是允许双向通信的1.1漏极开路下拉到地正如之前描述的在之前的章节中，漏极开路的也许会设置上拉总线为低，或者释放总线和上拉一个电阻到电源，图3显示了数据流将数据将总线拉低，逻辑想要去传输一个低电平激活下拉的场效应管，将会提供一个短暂的时间到地，将线路拉低。
1.1.2 漏极开路释放总线当主设备或者从设备想要传输一个逻辑高电平时，它有可能释放总线通过关闭下拉的场效应管，这个电平总线悬浮，上拉的电阻上拉电压到电压线路中，它将被认为是一个高电平，数据4显示了数据流通过一个上拉的电阻将数据总线保持高电平。
2I2C接口2.1通用I2C操作这个I2C总线是一个标准的双向接口，运用一个控制器，就是众所周知的主设备，去控和从设备沟通，一个从设备不会去传输数据，除非它的地址已经被主设备所获得了，每个设备在I2C总线上都有一个唯一的器件地址去区别于其他下挂在I2C总线上的设备，许多从设备在启动时将会做一些启动设置，这是每个从设备通常会做的当这个主设备接入这个从设备的内部寄存器，就会获得一个专用的寄存器地址，一个设备将会有一个或者多个寄存器去存储，读，写的数据。
集成电路中英文对照表
集成电路中英文对照表A天线,安培BPA带通放大A.ADJ自动调整BPF带通滤波器ABC自动亮度控制BRIGHT亮度ABL自动亮度限制BRIGHTNESS亮度AC交流BROWN棕色ACC自动色度控制BUFFER缓冲器ACK自动消色BURST色同步信号ACＯＦＦ交流关机Ｂ／Ｗ黑／白ＡＤＤ地址Ｃ色度（信号），电容ＡＤＪ调节，调整ＣＡＤ计算机辅助设计ＡＥＲＩＥＬ天线,安培ＣＡＭ计算机辅助制造AFAMP音频放大器CANCELLER消除器AFC自动频率控制CASTLE沙堡AFT自动频率调整CATV天线电视AGC自动增益控制C-BAND C-波段AM调幅CCD电荷藕合器件AMP放大器CCTV闭路电视AMPLITUDE副度CD光盘APC自动相位控制,比较CENTER中央,中心AND与,与门CH频道,同道ATT衰减,衰减器CHG充电ATTENUATOR衰减器CHROMA色度信号AUDIO音频放大器CLAMP箝位AUTO自动CLAMPER箝位电路AUDIO-SLECT自动选择CLEAR消除器A V音,视频CLOCK时钟A V-IN音.视频输入COIL线圈A VR自动电压调整COIN符合B蓝色COLLECTOR集电极BAND波段COL彩色BAND-FILTER带通滤波器COLOR彩色BASE基极COLOR-DEM彩色,色度解调BASEBAND基带COMPENSATE补偿BASS低音CON对比度BASSAY加重低音CONTRASY对比度BBD斗链延迟器件CONT控制BD反相二极管CONTROL控制BDV击穿电压CONTROLLED被控,受控BEAM电子束流CONVERTER变换器BEAT差拍COR较正BEL-FILTER钟形滤波器COUNT-DOWN分频器BEMF反电动势CPU中央处理器BF反馈CRT显像管BFO反馈振荡器CTV彩色电视机BIAS偏置CUT-OFF截止,切断,关机BLACK黑色CVBS复合全电视信号BLACK-STRETCH黑电平扩展,延伸DAC数模转换器BLANKING消隐DAGC延迟式自动增益控制BLK消隐DAMPING阻尼BLUE蓝色DARK黑暗,暗的BOARD板DATA数据,资料DB分贝FM-DISCRI调频鉴频器DC直流,直接藕合FOCUS聚焦DECODE®解码器FORCED强制的DEFEAT失效,无输出FRAME帧DEFL偏转FREQUENCY频率DEGAUSSER消磁器FREQ-ADJ频率调整DELAY延迟FUNC功能,作用DEMOD解调器FSC色副载波频率DEMONSTRATE演示FUSE保险丝DEMODULATOR解调器G绿色DET检波GAIN增益DETECTOR检波器GATE门,选通DEVIDER除法器GB国标DG微分增益GENERATOR发生器DIFF微分,差动GND地DIFFER-AMP差动放大器GP门控脉冲DIP双列直插塑料封装GREEN绿色DIS放电H行.水平DISCR鉴频器HALF-TONE半色调控制D.L延迟线HAR谐波DLY延迟H.BLK行消隐DOWN向下H.COIN行同步DP微分相位H.DRIVE行推动DRAM动态随机存取存储器HEATER灯丝DRIVE激励,驱动HF高频DRIVER激励器,驱动级HFA高频放大器DY偏转线圈HF-AMP高频放大器EARTH接地,地线HFC高频扼流器ECHO混响,回声HI-Q高品质因数EHT超高压HFO高频振荡器EHV超高压H-LOCK行锁定EMITTER发射极HOLD同步,保持ENCODE编码HOLD-IN同步,保持ENCODER编码器HOR行,水平的E2PROM电可擦可编程只读存储器H.COUNTDOWN行分频器EVEN偶数HOR DRIVER行推动器,驱动器EXT外接HOR.OSC行振荡器E/W东/西(枕较)HP高通,大功率FB反馈H.PARABOLA行抛物波F频率HPF高通滤波器FAST快速HTR灯丝FBL快速消隐HUE色.色彩.色调FBP快速消隐脉冲HVPS高压电源FBT行输出变压器HW半波FEED.BACK反馈HZ赫兹FIG图IAGC瞬时动做的自动增益控制FILTER滤波器IA VC瞬时动做的自动音量控制FILP-FLOP双稳态触发器IC集成电路FLY.BACK逆程I2C>BUS I2C总线FM调频ID识别,鉴别FM.DET调频检波IDENT识别,鉴别IF中频LOCK锁定IFAMP中频放大器LOCK IN锁住,同步IFT中频变压器LOOP环路IMMR维修,修理LOOPER斩波器IMPULSE脉冲LOW低,弱的IN英寸LPF低通病滤波器INPUT输入LSO行稳定振荡器INH反时钟方向的ISP行同步脉冲INSERTION插入MAIN主板INSTL安装MAINT维修,保养INT内.内部的MANUAL手动INTERGRTON集成,积分MARK符号INTERFACE接口,接口电路MASK屏蔽掩膜INTERLACING隔行扫描MATCH匹配INTERMEDATE中间,中频MATRIX矩阵INTAG积分,集成MATRIXER矩阵变换电路INTMT间断的MAX最大INVTR变换器MBF调制器带通滤波器I/O输入,输出M-D调制_解调IQ.DEMOD IQ信号解调MEMORY记忆.存储器ISOLATOR绝缘体.隔离器MHZ兆赫兹JUMP,飞线MIC话筒,麦克风JUNC连接器.连接点MIX混频,混合JUNGLE混合式MIXER混频器K-BAND K.波段MODE模式.状态KEY键MODULATOR调制器带通滤波器KEY-BOARD键盘MODULE模块.组件KEY.CODER键盘编码器MONITOR监视器KILLER消色器MONOCHROME单色的KINE电视显像管MONOSTABLE单稳态KP键控脉冲MOS金属氧化物半导体KEY.PULSE键控脉冲MOSFET场效应管L(CH)左声道,左通道MOST晶体管LAYOUT布线.电路布局MP维修点LED发光二极管MPL维修部分清单LIGHT发光二极管MPO最大功率输出LINEAR线性MRR维护.更换LEVEL电频,水平MSB最高位L.C.R电感.电容.电阻MULTSTANDARD多制式LD激光视盘MULTI.SYSTEM多制式LFA|低频放大器MULTI-TAP多抽头,插头MUSIC音乐MUTE静音LFF|LFO低频振荡器MVB多频振荡器LIMITER限幅器MVC手动音亮调节LINEAR线.线路MVS最小视频信号LINE.WIDTH行幅.线宽NAND与非门LIST目录.一览表NB窄频带LIVC低输入变换器NBFM窄带调频LIVCR低输入变换器及稳压器NC空脚.不接LOAD负载.输入加载NEG负的.负极行NEW新的PCB印刷电路板NF负反馈PCM脉冲编码调制NOISE噪声PD电位器NORTH北方PEAK峰值NOT非PP峰峰值NOT.GATE非门PEAKED>AMP峰值放大器NR噪声抑制PEAK_DET峰值检波器NTC-UNIT负温度系数元件PEM脉冲编码调制NTSC NTSC制式PF皮法拉NTI电路杂音干扰PHASE相位O输出PHASE>DET相位检波OC开路PHASE.CONTROL相位控制OCB过载断路器PHASE.SHIFTER移相器OCL无耦合电容输出电路PHASOR彩色信息矢量OSC周期变化的彩色顺序PHILIPS飞利浦ODD奇数.单数PHONIC声音的,有声的ODD-EVEN奇偶的PIF图像中频IC集成电路资料]:专业术语常用名词缩写中英文对照A:Actuator执行器A:Amplifier放大器A:Attendance员工考勤A:Attenuation衰减AA:Antenna amplifier开线放大器AA:Architectural Acoustics建筑声学AC:Analogue Controller模拟控制器ACD:Automatic Call Distribution自动分配话务ACS:ACCess Control System出入控制系统AD:Addressable Detector地址探测器ADM:Add/Drop Multiplexer分插复用器ADPCM:Adaptive Differential ulse Code Modulation自适应差分脉冲编码调制AF:Acoustic Feedback声反馈AFR:Amplitude/Frequency Response幅频响应AGC:Automati Gain Control自动增益控制AHU:Air Handling Unit空气处理机组A-I:Auto-iris自动光圈AIS:Alarm InDICation Signal告警指示信号AITS:Acknowledged Information Transfer Service确认操作ALC:Automati Level Control自动平衡控制ALS:Alarm Seconds告警秒ALU:Analogue Lines Unit模拟用户线单元AM:Administration Module管理模块AN:ACCess Network接入网ANSI:American National Standards Institute美国国家标准学会APS:Automatic Protection Switching自动保护倒换ASC:Automati Slope Control自动斜率控制ATH:Analogue Trunk Unit模拟中继单元ATM：Asynchrous Transfer Mode异步传送方式AU-PPJE:AU Pointer Positive Justification管理单元正指针调整AU:Administration Unit管理单元AU-AIS:Administrative Unit Alarm InDICation SignalAU告警指示信号AUG:Administration Unit Group管理单元组AU-LOP:Loss of Administrative Unit Pointer AU指针丢失AU-NPJE:AU Pointer Negative Justification管理单元负指针调整AUP:Administration Unit Pointer管理单元指针AVCD:Auchio&Video Control Device音像控制装置AWG:American Wire Gauge美国线缆规格BA:Bridge Amplifier桥接放大器BAC:Building Automation&Control net建筑物自动化和控制网络BAM:Background Administration Module后管理模块BBER:Background BLOCk Error Ratio背景块误码比BCC:B-channel Connect ControlB通路连接控制BD:Building DistributorBEF:Buiding Entrance Facilities建筑物入口设施BFOC:Bayonet Fibre Optic Connector大口式光纤连接器BGN:Background Noise背景噪声BGS:Background SOund背景音响BIP-N:Bit Interleaved Parity N code比特间插奇偶校验N位码B-ISDN:Brand band ISDN宽带综合业务数字网B-ISDN:Broad band-Integrated Services Digital Network宽带综合业务数字网BMC:Burst Mode Controller突发模式控制器BMS:Building Management System智能建筑管理系统BRI:Basic Rate ISDN基本速率的综合业务数字网BS:Base Station基站BSC:Base Station Controller基站控制器BUL：Back up lighting备用照明C/S:Client/Server客户机/服务器C:Combines混合器C:Container容器CA:Call ACCounting电话自动计费系统CATV:Cable Television有线电视CC:Call Control呼叫控制CC:Coax cable同轴电缆CCD:Charge coupled devices电荷耦合器件CCF:Cluster Contril Function簇控制功能CD:Campus Distributor建筑群配线架CD:Combination detector感温，感烟复合探测器CDCA:Continuous Dynamic Channel Assign连续的动态信道分配CDDI:Copper Distributed Data合同缆分布式数据接口CDES:Carbon dioxide extinguisbing system二氧化碳系统CDMA:Code Division Multiplex ACCess码分多址CF:Core Function核心功能CFM:Compounded Frequency Modulation压扩调频繁CIS:Call Information System呼叫信息系统CISPR:Internation Special Conmittee On Radio Interference国际无线电干扰专门委员会CLNP:Connectionless Network Protocol无连接模式网络层协议CLP:Cell Loss Priority信元丢失优先权CM:Communication Module通信模块CM:Configuration Management配置管理CM:Cross-connect Matrix交叉连接矩阵CMI:Coded Mark Inversion传号反转码CMISE:Common Management Information Service公用管理信息协议服务单元CPE:Convergence protocol entity会聚协议实体CR/E:Card reader/Encoder(Ticket reader)卡读写器/编码器CRC:Cyclic Redundancy Check循环冗佘校验CRT:Cathode Ray Tabe显示器，监视器，阴极射线管CS:Convergence service会聚服务CS:Cableron Spectrum旧纳档块化技术CS:Ceiling Screen挡烟垂壁CS:Convergence Sublayer合聚子层CSC:Combined Speaker Cabinet组合音响CSCW:Computer supported collaborative work计算机支持的协同工作CSES:Continuius Severely Errored Second连续严重误码秒CSF:Cell Site Function单基站功能控制CTB:Composite Triple Beat复合三价差拍CTD：Cable Thermal Detector缆式线型感温探测器CTNR:carrier to noise ratio载波比CW:Control Word控制字D:Directional指向性D:Distortion失真度D:Distributive分布式DA:Distribution Amplifier分配的大器DBA:Database Administrator数据库管理者DBCSN:Database Control System Nucleus数据库控制系统核心DBOS:Database Organizing System数据库组织系统DBSS:Database Security System数据库安全系统DC:Door Contacts大门传感器DCC:Digital Communication Channel数字通信通路DCN:Data Communication Network数据通信网DCP-I:Distributed Control Panel-Intelligent智能型分散控制器DCS:Distributed Control System集散型控制系统DDN:Digital Data Network数字数据网DDS:Direct Dignital Controller直接数字控制器DDW:Data Describing Word数据描述字DECT:Digital Enhanced Cordless Telecommunication增强数字无绳通讯DFB:Distributed Feedback分布反馈DID:Direct Inward Dialing直接中继方式，呼入直拨到分机用户DLC:Data Link Control Layer数据链路层DLI:DECT Line InterfaceDODI:Direct Outward Dialing One一次拨号音DPH:DECT PhoneDRC:Directional Response Cahracteristics指向性响应DS:Direct SOund直正声DSP:Digital signal Processing数字信号处理DSS：Deiision Support System决策支持系统DTMF:Dual Tone Multi-Frequency双音多频DTS:Dual-Technology SenSOr双鉴传感器DWDM:Dense Wave-length Division Multiplexing密集波分复用DXC:Digital Cross-Connect数字交叉连接E:Emergency lighting照明设备E:Equalizer均衡器E:Expander扩展器EA-DFB:Electricity AbSOrb-Distributed Feedback电吸收分布反馈ECC:Embedded Control Channel嵌入或控制通道EDFA:Erbium-Doped Fiber Amplifier掺饵光纤放大器EDI:Electronic Data Interexchange电子数据交换EIC:Electrical Impedance Characteristics电阻抗特性EMC：Electro Magnetic Compatibiloty电磁兼容性EMI:Electro Magnetic Interference电磁干扰EMS:Electromagnetic Sensitibility电磁敏感性EN:Equivalent Noise等效噪声EP:Emergency Power应急电源ES:Emergency SOoket应急插座ES:Evacuation Sigvial疏散照明ESA:Error SecondA误码秒类型ＡESB:ErrorSecondB误码秒类型ＢESD:Electrostatic Discharge静电放电ESR:Errored Second Ratio误码秒比率ETDM:Electrical Time Division Multiplexing电时分复用ETSI:European Telecommunication Standards Institute欧洲电信标准协会F:Filter滤波器FAB:Fire Alarm Bell火警警铃FACU:Fire Alarm Contrlol Unit火灾自动报警控制装置FC:Failure Count失效次数FC:Frequency Converter频率变换器FCC:Fire Alarm System火灾报警系统FCS:Field Control System现场总线FCU：Favn Coil Unit风机盘管FD:Fire Door防火门FD:Flame Detector火焰探测器FD:Floor DistributorFD:Frequency Dirsder分频器FDD:Frequency Division Dual频分双工FDDI：Fiberdistributed Data Interface光纤缆分布式数据接口。
IIC总线协议中文版
IIC总线协议中文版IIC总线协议是一种常用的串行通信协议，也被称为I2C协议（Inter-Integrated Circuit）。
它在数字电子系统中广泛用于芯片之间的通信和数据传输。
本文将介绍IIC总线协议的基本原理、工作模式和通信规范。
在主从模式下，总线上有一个主设备和多个从设备。
主设备负责控制总线上的通信，发送开始信号、地址和数据，并接收从设备返回的数据。
从设备根据收到的地址来判断是否需要响应主设备的请求，并将数据发送给主设备。
在多主模式下，总线上可以有多个主设备。
这些主设备之间通过仲裁来确定哪个主设备有权控制总线，并进行通信。
每个主设备都有一个优先级，优先级高的主设备有权接管总线，而优先级低的主设备则需要等待。
起始信号由主设备发送，用于告诉从设备通信即将开始。
起始信号的生成方法是先拉低数据线（SDA），然后再拉低时钟线（SCL）。
地址帧由主设备发送，用于选择要通信的从设备。
地址帧由7位地址和1位读/写位组成，共计8位。
地址位指定了要通信的从设备，读/写位用于指示主设备是要读取还是写入数据。
数据帧由主设备或从设备发送，用于传输实际的数据。
数据帧的长度可以是1字节到32字节。
停止信号由主设备发送，用于告诉从设备通信结束。
停止信号的生成方法是先拉高时钟线（SCL），然后再拉高数据线（SDA）。
总线上的设备可以通过拉低数据线（SDA）来请求主设备延时或终止通信。
总结IIC总线协议是一种常用的串行通信协议，适用于芯片之间的通信和数据传输。
它基于两根线（数据线和时钟线），支持主从模式和多主模式两种工作模式。
通信包括起始信号、地址帧、数据帧和停止信号。
每个设备通过唯一的地址来进行通信，可以通过拉低数据线来请求主设备延时或终止通信。
SPI、I2C、UART三种串行总线协议的区别和SPI接口介绍（转）
SPI、I2C、UART三种串⾏总线协议的区别和SPI接⼝介绍（转）SPI、I2C、UART三种串⾏总线协议的区别第⼀个区别当然是名字：SPI(Serial Peripheral Interface：串⾏外设接⼝);I2C(INTER IC BUS)UART(Universal Asynchronous Receiver Transmitter：通⽤异步收发器)第⼆，区别在电⽓信号线上：SPI总线由三条信号线组成：串⾏时钟(SCLK)、串⾏数据输出(SDO)、串⾏数据输⼊(SDI)。
SPI总线可以实现多个SPI设备互相连接。
提供SPI串⾏时钟的SPI设备为SPI主机或主设备(Master)，其他设备为SPI从机或从设备(Slave)。
主从设备间可以实现全双⼯通信，当有多个从设备时，还可以增加⼀条从设备选择线。
如果⽤通⽤IO⼝模拟SPI总线，必须要有⼀个输出⼝(SDO)，⼀个输⼊⼝(SDI)，另⼀个⼝则视实现的设备类型⽽定，如果要实现主从设备，则需输⼊输出⼝，若只实现主设备，则需输出⼝即可，若只实现从设备，则只需输⼊⼝即可。
I2C总线是双向、两线(SCL、SDA)、串⾏、多主控（multi-master）接⼝标准，具有总线仲裁机制，⾮常适合在器件之间进⾏近距离、⾮经常性的数据通信。
在它的协议体系中，传输数据时都会带上⽬的设备的设备地址，因此可以实现设备组⽹。
如果⽤通⽤IO⼝模拟I2C总线，并实现双向传输，则需⼀个输⼊输出⼝(SDA)，另外还需⼀个输出⼝(SCL)。
（注：I2C资料了解得⽐较少，这⾥的描述可能很不完备）UART总线是异步串⼝，因此⼀般⽐前两种同步串⼝的结构要复杂很多，⼀般由波特率产⽣器(产⽣的波特率等于传输波特率的16倍)、UART接收器、UART发送器组成，硬件上由两根线，⼀根⽤于发送，⼀根⽤于接收。
显然，如果⽤通⽤IO⼝模拟UART总线，则需⼀个输⼊⼝，⼀个输出⼝。
第三，从第⼆点明显可以看出，SPI和UART可以实现全双⼯，但I2C不⾏；第四，看看⽜⼈们的意见吧！wudanyu：I2C线更少，我觉得⽐UART、SPI更为强⼤，但是技术上也更加⿇烦些，因为I2C需要有双向IO的⽀持，⽽且使⽤上拉电阻，我觉得抗⼲扰能⼒较弱，⼀般⽤于同⼀板卡上芯⽚之间的通信，较少⽤于远距离通信。
英语,I2C总线规范2.1部分
THE I2C-BUS SPECIFICATION VERSION 2.1JANUARY 200011 EXTENSIONS TO THE STANDARD-MODE I2C-BUS SPECIFICATIONThe Standard-mode I2C-bus specification, with its data transfer rate of up to 100 kbit/s and 7-bit addressing, has been in existence since the begin ning of the 1980’s. This concept rapidly grew in popularity and is today accepted worldwide as a de facto standard with several hundred different compatible ICs on offer from Philips Semiconductors and other suppliers. To meet the demands for higher speeds, as well as make available more slave address for the growing number of new devices, the Standard-mode I2C-bus specification was upgraded over the years and today is available with the following extensions:-mode, with a bit rate up to 400 kbit/s.-speed mode (Hs-mode), with a bit rate up to 3.4 Mbit/s.-bit addressing, which allows the use of up to 1024 additional slave addresses.There are two main reasons for extending the regular I2C-bus specification:d to transfer large amounts of serial data and require bit rates far in excess of 100 kbit/s (Standard-mode), or even 400 kbit/s (Fast-mode). As a result of continuing improvements in semiconductor technologies, I2C-bus devices are now available with bit rates of up to 3.4 Mbit/s (Hs-mode) without any noticeable increases in the manufacturingcost of the interface circuitry.-bit addressing scheme were soon allocated, it became apparent that more address combinations were required to prevent problems with the allocation of slave addresses for new devices. This problem was resolved with the new 10-bit addressing scheme, which allowed about a tenfold increase in available addresses.New slave devices with a Fast- or Hs-mode I2C-bus interface can have a 7- or a 10-bit slave address. If possible, a 7-bit address is preferred as it is the cheapesthardware solution and results in the shortest message length. Devices with 7- and10-bit addresses can be mixed in the same I2C-bus system regardless of whether it is an F/S- or Hs-mode system. Both existing and future masters can generate either 7- or 10-bit addresses.12 FAST-MODEWith the Fast-mode I2C-bus specification, the protocol,format, logic levels and maximum capacitive load for the SDA and SCL lines quoted in the Standard-modeI2C-bus specification are unchanged. New devices with an I2C-bus interface must meet at least the minimum requirements of the Fast- or Hs-mode specification (see Section 13).Fast-mode devices can receive and transmit at up to 400 kbit/s. The minimum requirement is that they can synchronize with a 400 kbit/s transfer; they can then prolong the LOW period of the SCL signal to slow down the transfer. Fast-mode devices are downward-compatible and can communicate with Standard-mode devices in a 0 to 100 kbit/s I2C-bus system. As Standard-mode devices, however, are not upward compatible, they should not be incorporated in a Fast-mode I2C-bus system as they cannot follow the higher transfer rate andunpredictable states would occur.The Fast-mode I2C-bus specification has the following additional features compared with the Standard-mode:signals has been adapted. There is no need for compatibility with other bus systems such as CBUS because they cannot operate at the increased bit rate.-mode devices incorporate spike suppression and a Schmitt trigger at the SDA and SCL inputs.-mode devices incorporate slope control of the falling edges of the SDA and SCL signals.-mode device is switched off, the SDA and SCL I/O pins must be floating so that they don’t obstruct the bus lines.-up devices connected to the bus lines must be adapted to accommodate the shorter maximum permissible rise time for the Fast-mode I2C-bus. For bus loads up to 200 pF, the pull-up device for each bus line can be a resistor; for bus loads between 200 pF and 400 pF, the pull-up device can be a current source (3 mA max.) or a switched resistor circuit (see Fig.43).13 Hs-MODEHigh-speed mode (Hs-mode) devices offer a quantum leap in I2C-bus transfer speeds. Hs-mode devices can transfer information at bit rates of up to 3.4 Mbit/s, yet they remain fully downward compatible with Fast- or Standard-mode (F/S-mode) devices for bi-directional communication in a mixed-speed bus system. With the exception that arbitration and clock synchronization is not performed during theHs-mode transfer, the same serial bus protocol and data format is maintained as with the F/S-mode system. Depending on the application, new devices may have a Fast or Hs-mode I2C-bus interface,although Hs-mode devices are preferred as they can be designed-in to a greater number of applications.13.1 High speed transferTo achieve a bit transfer of up to 3.4 Mbit/s the following improvements have been made to the regular I2C-bus specification:-mode master devices have an open-drain output buffer for the SDAH signal and a combination of an open-drain pull-down and current-source pull-up circuit on the SCLH output(1). This current-source circuit shortens the rise time of the SCLH signal. Only the current-source of one master is enabled at any one time,and only during Hs-mode.during Hs-mode transfer in multi-master systems, which speeds-up bit handling capabilities. The arbitration procedure always finishes after a preceding master code transmission inF/S-mode.-mode master devices generate a serial clock signal with a HIGH to LOW ratio of 1 to 2. This relieves the timing requirements for set-up and hold times.-mode master devices can have a built-in bridge(1). DuringHs-mode transfer, the high speed data (SDAH) and high-speed serial clock (SCLH) lines of Hs-mode devices are separated by this bridge from the SDA and SCL lines of F/S-mode devices. This reduces the capacitive load of the SDAH and SCLH lines resulting in faster rise and fall times.-mode slave devices and F/S-mode slave devices is the speed at which they operate. Hs-mode slaves have open-drain output buffers on the SCLH and SDAH outputs. Optional pull-down transistors on the SCLH pin can be used to stretch the LOW level of the SCLH signal, although this is only allowed after the acknowledge bit in Hs-mode transfers.-mode devices incorporate spike suppression and a Schmitt trigger at the SDAH and SCLH inputs.-mode devices incorporate slope control of the falling edges of the SDAH and SCLH signals.Figure 20 shows the physical I2C-bus configuration in a system with onlyHs-mode devices. Pins SDA and SCL on the master devices are only used inmixed-speed bus systems and are not connected in an Hs-mode only system. In such cases, these pins can be used for otherfunctions.Optional series resistors Rs protect the I/O stages of the I2C-bus devices from high-voltage spikes on the bus lines and minimize ringing and interference.Pull-up resistors Rp maintain the SDAH and SCLH lines at a HIGH level when the bus is free and ensure the signals are pulled up from a LOW to a HIGH level within the required rise time. For higher capacitive bus-line loads (>100 pF), the resistor Rp can be replaced by external current source pull-ups to meet the rise time requirements. Unless proceeded by an acknowledge bit, the rise time of the SCLH clock pulses in Hs-mode transfers is shortened by the internal current-source pull-up circuit MCS of the active master.Fig.20 I2C-bus configuration with Hs-mode devices only(1) SDA and SCL are not used here but may be used for other functions.(2) To input filter.(3) Only the active master can enable its current-source pull-up circuit(4) Dotted transistors are optional open-drain outputs which can stretch the serial clock signal SCLH.13.2 Serial data transfer format in Hs-modeSerial data transfer format in Hs-mode meets the Standard-mode I2C-bus specification. Hs-mode can only commence after the following conditions (all of which are in F/S-mode):1. START condition (S)2. 8-bit master code (00001XXX)3. not-acknowledge bit (A)Figures 21 and 22 show this in more detail. This master code has two main functions:It allows arbitration and synchronization between competing masters atF/S-mode speeds, resulting in one winning master.It indicates the beginning of an Hs-mode transfer.Hs-mode master codes are reserved 8-bit codes, which are not used for slave addressing or other purposes. Furthermore, as each master has its own unique master code, up to eight Hs-mode masters can be present on the one I2C-bus system (although master code 0000 1000 should be reserved for test and diagnostic purposes).The master code for an Hs-mode master device is software programmable and is chosen by the System Designer.Arbitration and clock synchronization only take place during the transmission of the master code and not-acknowledge bit (A), after which one winning master remains active. The master code indicates to other devices that an Hs-mode transfer is to begin and the connected devices must meet the Hs-mode specification. As no device is allowed to acknowledge the master code, the master code is followed by a not-acknowledge (A).After the not-acknowledge bit (A), and the SCLH line has been pulled-up to a HIGH level, the active master switches to Hs-mode and enables (at time tH, seeFig.22) the current-source pull-up circuit for the SCLH signal. As other devices can delay the serial transfer before tH by stretching the LOW period of the SCLH signal, the active master will enable its current-source pull-up circuit when all devices have released the SCLH line and the SCLH signal has reached a HIGH level, thus speeding up the last part of the rise time of the SCLH signal.The active master then sends a repeated START condition (Sr) followed by a7-bit slave address (or 10-bit slave address, see Section 14) with a R/W bit address, and receives an acknowledge bit (A) from the selected slave.After a repeated START condition and after each acknowledge bit (A) ornot-acknowledge bit (A), the active master disables its current-source pull-up circuit. This enables other devices to delay the serial transfer by stretching the LOW period of the SCLH signal. The active master re-enables its current-source pull-up circuit again when all devices have released and the SCLH signal reaches a HIGH level, and so speeds up the last part of the SCLH signal’s rise time.Data transfer continues in Hs-mode after the next repeated START (Sr), and only switches back toF/S-mode after a STOP condition (P). To reduce the overhead of the master code, it’s possible that a master links a number of Hs-mode transfers, separated by repeated START conditions (Sr).Fig.21 Data transfer format in Hs-mode.Fig.22 A complete Hs-mode transfer.13.3 Switching from F/S- to Hs-mode and backAfter reset and initialization, Hs-mode devices must be in Fast-mode (which is in effect F/S-mode as Fast-mode is downward compatible with Standard-mode). Each Hs-mode device can switch from Fast- to Hs-mode and back and is controlled by the serial transfer on the I2C-bus.Before time t1 in Fig.22, each connected device operates in Fast-mode. Between times t1 and tH (this time interval can be stretched by any device) each connected device must recognize the “S 00001XXX A” sequence and has to switch its internal circuit from the Fast-mode setting to the Hs-mode setting. Between times t1 and tH the connected master and slave devices perform this switching by the followingactions.The active (winning) master:1. Adapts its SDAH and SCLH input filters according to the spike suppression requirement in Hs-mode.2. Adapts the set-up and hold times according to the Hs-mode requirements.3. Adapts the slope control of its SDAH and SCLH output stages according to the Hs-mode requirement.4. Switches to the Hs-mode bit-rate, which is required after time tH.5. Enables the current source pull-up circuit of its SCLH output stage at time tH.The non-active, or losing masters:1. Adapt their SDAH and SCLH input filters according to the spike suppression requirement in Hs-mode.2. Wait for a STOP condition to detect when the bus is free again.All slaves:1. Adapt their SDAH and SCLH input filters according to the spike suppression requirement in Hs-mode.2. Adapt the set-up and hold times according to the Hs-mode requirements. This requirement may already be fulfilled by the adaptation of the input filters.3. Adapt the slope control of their SDAH output stages, if necessary. For slave devices, slope control is applicable for the SDAH output stage only and, depending on circuit tolerances, both the Fast- and Hs-mode requirements may be fulfilled without switching its internal circuit.At time tFS in Fig.22, each connected device must recognize the STOP condition (P) and switch its internal circuit from the Hs-mode setting back to the Fast-mode setting as present before time t1. This must be completed within the minimum bus free time as specified in Table 5 according to the Fast-mode specification.13.4 Hs-mode devices at lower speed modesHs-mode devices are fully downwards compatible, and can be connected to anF/S-mode I2C-bus system (see Fig.23). As no master code will be transmitted in such a configuration, all Hs-mode master devices stay in F/S-mode and communicate atF/S-mode speeds with their current-source disabled. The SDAH and SCLH pins are used to connect to the F/S-mode bus system, allowing the SDA and SCL pins (if present) on the Hs-mode master device to be used for other functions.Fig.23 Hs-mode devices at F/S-mode speed(1) Bridge not used. SDA and SCL may have an alternative function.(2) To input filter.(3) The current-source pull-up circuit stays disabled.(4) Dotted transistors are optional open-drain outputs which can stretch the serial clock signal SCL.13.5 Mixed speed modes on one serial bus systemIf a system has a combination of Hs-, Fast- and/or Standard-mode devices, it’s possible, by using an interconnection bridge, to have different bit rates between different devices (see Figs 24 and 25).One bridge is required to connect/disconnect an Hs-mode section to/from anF/S-mode section at the appropriate time. This bridge includes a level shift function that allows devices with different supply voltages to be connected. For exampleF/S-mode devices with a VDD2 of 5 V can be connected to Hs-mode devices with a VDD1 of 3 V or less5 V tolerant. This bridge is incorporated in Hs-mode master devices and is completely controlled by the serial signals SDAH, SCLH, SDA and SCL. Such a bridge can be implemented in any IC as an autonomous circuit.TR1, TR2 and TR3 are N-channel transistors. TR1 and TR2 have a transfer gatefunction, and TR3 is an opendrain pull-down stage. If TR1 or TR2 are switched on they transfer a LOW level in both directions, otherwise when both the drain and source rise to a HIGH level there will be a high impedance between the drain and source of each switched on transistor. In the latter case, the transistors will act as a level shifter as SDAH and SCLH will be pulled-up to VDD1 and SDA and SCL will be pulled-up to VDD2During F/S-mode speed, a bridge on one of the Hs-mode masters connects the SDAH and SCLH lines to the corresponding SDA and SCL lines thus permittingHs-mode devices to communicate with F/S-mode devices at slower speeds. Arbitration and synchronization is possible during the total F/S-mode transfer between all connected devices as described in Section 8. During Hs-mode transfer, however, the bridge opens to separate the two bus sections and allows Hs-mode devices to communicate with each other at 3.4 Mbit/s. Arbitration between Hs-mode devices and F/S-mode devices is only performed during the master code (00001XXX), and normally won by one Hs-mode master as no slave address has four leading zeros. Other masters can win the arbitration only if they send a reserved 8-bit code (00000XXX). In such cases, the bridge remains closed and the transfer proceeds inF/S-mode. Table 3 gives the possible communication speeds in such a system.Fig.24 Bus system with transfer at Hs- and F/S-mode speeds(1) Bridge not used. SDA and SCL may have an alternative function.(2) To input filter.(3) Only the active master can enable its current-source pull-up circuit.(4) Dotted transistors are optional open-drain outputs which can stretch the serial clock signal SCLor SCLH.Table 3Communication bit-rates in a mixed speed bus system13.5.1 F/S-MODE TRANSFER IN A MIXED-SPEED BUS SYSTEMThe bridge shown in Fig.24 interconnects corresponding serial bus lines, forming one serial bus system. As no master code (00001XXX) is transmitted, thecurrent-source pull-up circuits stay disabled and all output stages are open-drain. All devices, including Hs-mode devices, communicate with each other according the protocol, format and speed of the F/S-mode I2C-busspecification.13.5.2 HS-MODE TRANSFER IN A MIXED-SPEED BUS SYSTEMFigure 25 shows the timing diagram of a complete Hs-mode transfer, which is invoked by a START condition, a master code, and a not-acknowledge A (atF/S-mode speed). Although this timing diagram is split in two parts, it should be viewed as one timing diagram were time point tH is a common point for both parts.Fig.25 A complete Hs-mode transfer in a mixed-speed bus system.The master code is recognized by the bridge in the active or non-active master (see Fig.24). The bridge performs the following actions:1. Between t1 and tH (see Fig.25), transistor TR1 opens to separate the SDAH and SDA lines, after which transistor TR3 closes to pull-down the SDA line to VSS.2. When both SCLH and SCL become HIGH (tH in Fig.25), transistor TR2 opens to separate the SCLH and SCL lines. TR2 must be opened before SCLH goes LOW after Sr.Hs-mode transfer starts after tH with a repeated START condition (Sr). During Hs-mode transfer, the SCL line stays at a HIGH and the SDA line at a LOW steady-state level, and so is prepared for the transfer of a STOP condition (P).After each acknowledge (A) or not-acknowledge bit (A) the active masterdisables its current-source pull-up circuit. This enables other devices to delay theserial transfer by stretching the LOW period of the SCLH signal. The active masterre-enables its current-source pull-up circuit again when all devices are released and the SCLH signal reaches a HIGH level, and so speeds up the last part of the SCLH signal’s rise time. In irregular situations, F/S-mode devices can close the bridge (TR1 and TR2 closed, TR3 open) at any time by pulling down the SCL line for at least 1 ms, e.g. to recover from a bus hang-up.Hs-mode finishes with a STOP condition and brings the bus system back into the F/S-mode. The active master disables its current-source MCS when the STOP condition (P) at SDAH is detected (tFS in Fig.25). The bridge also recognizes this STOP condition and takes the followingactions:1. Transistor TR2 closes after tFS to connect SCLH with SCL; both of which are HIGH at this time. Transistor TR3 opens after tFS, which releases the SDA line and allows it to be pulled HIGH by the pull-up resister Rp. This is the STOP condition for the F/S-mode devices. TR3 must open fast enough to ensure the bus free time between the STOP condition and the earliest nextSTART condition is according to the Fast-mode specification (see tBUF in Table 5).2. When SDA reaches a HIGH (t2 in Fig.25) transistor TR1 closes to connect SDAH with SDA. (Note:interconnections are made when all lines are HIGH, thus preventing spikes on the bus lines). TR1 and TR2 must be closed within the minimum bus free time according to the Fast-mode specification (see tBUF in Table 5).13.5.3 TIMING REQUIREMENTS FOR THE BRIDGE IN AMIXED-SPEED BUS SYSTEMIt can be seen from Fig.25 that the actions of the bridge at t1, tH and tFS must be so fast that it does not affect the SDAH and SCLH lines. Furthermore the bridge must meet the related timing requirements of the Fast-mode specification for the SDA and SCL lines.。
I2C总线中英文对照表
I2C总线中英文对照表 (1)简介：3.58或3 表示3.58MHz NTSC制 4.43或4 表示4.43MHz副载波或PAL 50Hz或5 加在调整项目中,特指此调整项目针对50Hz场扫描 60Hz或 6 加在调整项目中,特指此调整项 ...关键字：I2C总线3.58或3 表示3.58MHz NTSC制4.43或4 表示4.43MHz副载波或PAL50Hz或5 加在调整项目中,特指此调整项目针对50Hz场扫描60Hz或6 加在调整项目中,特指此调整项目针对60Hz场扫描50Hz C POS 50Hz行中心校正H - SIZE 行幅V - AMP: 场幅V - HEIGHTV - LINERITY 场线性V - PHASE 场相位(场中心)V - S - CORRECT 垂直S校正ABL ABL(自动亮度限制);ABL开关ABL CONT ABL(自动亮度限制)控制值ABL GAIN 自动亮度控制增益ABL POINT 自动亮度控制点ABL STAR ABL(自动亮度限制)起始值ADDRESS 地址ADJUSTMENT 调整AF 自动频率控制状态AFC AFC;AFC环路增益;AFC开关;AFC模式AFC MODE EXT 自动频率控制外接模式AFC MODE TV 自动频率控制电视模式AFF AFC关断AFT 自动频率微调;PF VCO(图像中频压控振荡器)调整;中频VCOAFT/SKIP 自动微调/跳跃AFTO AFT输出AGC 自动增益控制;AGC自动/恒定;AGC起控点AGC - TAKE AGC起控点AIP 调整中频锁相环AKB 显像管暗平衡自动调整;AKB关断蓝截止AL 自动音量调整ALIGN; 调整ALIGNMENTSALS 音频电平设置AMPLI50Hz 50Hz场幅调整AS 自动扫描AUDIO 伴音;音频AUTO FLESH 自动肤色校正AUTO SRCH 自动搜索AV 音频/视频;视频设定;AV输入端子数AV MODE AV模式AV SHARPNESS AV锐度AV TINT AV色调AVI ONLY Y/YN 可选择一路AV或两路AV输入AV-MODE AV模式AX AGC删除B;B- 显像管亮平衡蓝色调整B BIAS;B_;B CUT OFF 蓝偏置;显像管阿暗平衡蓝色调整B DRIVE(GAIN) 蓝色激励(增益);显像管亮平衡蓝色激励调整BLUE 蓝色BALANCE 平衡BAND MODE 波段控制模式BAND OUT 波段输出BASIC 基本(型)BASS 低音;副低音BB;BC;BCF;B - CO; 蓝枪截止点;显像管暗平衡蓝枪调整BCT;BCUT;BCUT OFF;B-CUTOFFBCW 亮度控制范围BD;BDR;B-DRIVE;BDRV; 蓝激励;显像管亮平衡蓝激励调整BDRYBEL;BELL;BELLFO;BELL FILTER SECAM钟型滤波器BG B.G伴音制式设置BG;B - GAIN 蓝激励;显像管亮平衡蓝激励调整BH 童锁BK 时钟BKP 消隐图像;消隐关断图像;消隐关断时的图像数据BL 平衡BALCK STR;BLACKSTRECH 黑电平扩展BLACK STRETCH POINT 黑电平扩展点BLK SW 消隐开关BLOCK 组件BLU;BLUE 蓝;蓝背景;蓝背景ON/OFFBLUE BACK MODE 蓝背景模式BLUE GAIN 蓝激励;显像管亮平衡蓝激励调整BOW 弓形BR 亮度;副亮度BR ABL TH 亮度ABL阀值;ABL起控点调整BRAND 商标;厂标显示BRC 蓝枪截止点;显像管暗平衡蓝枪调整BRI 亮度;副亮度BRI ABL TH 亮度ABL阀值;ABL起控点调整BRI CE 亮度中心调值BRI MA;BRI MI 亮度最大(最小)值BRIGHT; BRIGHT-NESS 亮度;副亮度BRT 亮度;框亮度数据(索尼)BRT ABL 亮度ABL(控制量)BRTC 副亮度中间值;亮度调整中心数据BRTN 最小亮度;副亮度最小值BRTS 亮度调整中心数据校正;副亮度校正BRTX 副亮度最大值BT 亮度BTSC BTSC制立体声BUS 总线BUS CONT OK 总线控制正常BUS LINE OK 总线正常BUS OFF 总线关断B-Y BLACK OFFSET B-Y信号黑偏移量C.BLK 色度信号消隐CANCEL 清除C-B 显像管暗平衡蓝色调整CFO 色度陷波器fo调整C-G 显像管暗平衡绿色调整CHINESE OSD 中文屏显CHINESE TUNER 中国制式高频头SUB R-CUTOFF 在彩色降噪接通时的红枪截止点校正SUB SHARP；SUB-SHARTNESS 副锐度SUB TINT 副色调SUB-VOLUME 副音量SUPER WIDE GEOMETRY 超宽屏幕几何失真SURROUND 环绕声SV4 4.43AV(视频)副清晰度(中心值)SX4 4.43副清晰度最大值SY；SYS；SYSTEM 制式;多制式系统SYN；SYNC 同步;合成器TC 梯形失真TCC 色调控制中心T-COLOR BAR 彩条信号TCW 色调控制范围TEB 文本显示亮度TEC 文本显示对比度TELETEXT 图文电视TEST PATTERN 测试图TEST SIGNAL 测试信号TEXT CONTRAST 文本对比度TEXT.H;TEXT.V 屏显水平(垂直)位置TEXT/MIX 文本/混合TINT 色调TINTC 色调中心值TLT 倾斜失真(梯形失真)TMN；TMX 色调控制最小(最大)值TN 高频头TNTC 副色调中间值TNTN；TNTX 副色调最小(最大)值TONE 音调TRAP 陷波TPC；TR；TRAP；TRP 梯形失真TRAPEZIUM；TRAPEZOID 梯形失真TRE；TREBLE 高音TSC 图文对比度TUNER 调谐器;高频头TV SYSTEMS 电视制式TXCN；TXCX 屏显对比度最小(最大)值TXH 屏显水平位置TXP；TXPIC 图文图像(对比度)TXT 文本;图文;屏显TYPE 类型UCBOW 上部偏中弓形失真UCC 对比度控制中心UCP 上角枕形失真UCW 单色控制范围UHF ONLY Y/N 可选择一路UHF接收获全接收ULN 上部场线性UNKNOWN 不能确定UP 上UTILT；UTL 上部倾斜失真(梯形失真)UV UHF/VHFUVG 用户可变y校正UYB；UYBOW 垂直上角弓形失真V AMPLITUDE 场幅V CENTERING 场中心V COMP 场补偿V FREQUENCY 场频V LIN；V LNEARITY 场线性V OUT PHASE50 50Hz场中心(场输出相位)V POSI 场中心V SC；V S-CORRECTION 场S校正V SHIFT 场中心V SIZE 场幅V25；V 50 音量调整20%(50%)位置音量数据值V60 60Hz场中心调节;60Hz场幅(飞利浦) VA；V-A 场幅度;垂直孔阑补偿VAD 视频输出幅度VAG 对角失真(平行四边形失真)VALUE 数值VAM；V-AMPL；V-AMPLITUDE 场幅V-ANG 场对角形失真VAP 场幅VAW 垂直孔阑白色V-BIAS 场偏置VBW 场消隐宽度控制VCD MD EXT 视频时的VCD(视频/色度/扫描)模式VCD MD TEXT 图文时的VCD(视频/色度/扫描)自：/。
sda和scl参数表
sda和scl参数表SDA和SCL参数表SDA和SCL是用于I2C（Inter-Integrated Circuit）总线通信的两个重要参数。
在本文中，我们将详细介绍SDA和SCL的定义、作用以及相关的技术细节。
一、SDA和SCL的定义和作用1. SDA（Serial Data Line）是I2C总线上的数据线。
它用于在主设备和从设备之间传输数据。
SDA线上的数据可以是高电平（1）或低电平（0），并且在特定的时钟信号下进行传输。
2. SCL（Serial Clock Line）是I2C总线上的时钟线。
它提供时钟信号，用于同步主设备和从设备之间的数据传输。
SCL线上的时钟信号决定了数据传输的速率和时序。
SDA和SCL线是I2C总线通信中至关重要的两个参数。
它们的正确配置和使用对于确保通信的可靠性和准确性至关重要。
二、SDA和SCL的技术细节1. 电气特性SDA和SCL线的电气特性是I2C总线通信中需要考虑的重要因素之一。
根据I2C规范，SDA和SCL线上的电平应该在特定的范围内才能保证正常的数据传输。
通常情况下，SDA和SCL线的电压范围是0V至Vcc（供电电压）之间。
2. 上拉电阻为了保持SDA和SCL线上的电平稳定，通常需要在主设备和从设备之间添加上拉电阻。
上拉电阻的作用是将SDA和SCL线拉高到Vcc电压，以确保在数据传输过程中不会出现电平冲突。
3. 时序和速率SDA和SCL的时序和速率是I2C通信中需要严格遵守的规则。
时序指的是数据和时钟信号之间的时间关系，速率指的是数据传输的速度。
根据I2C规范，SDA和SCL线上的数据传输速率可以选择不同的速率，如100kHz、400kHz等。
三、SDA和SCL的应用场景1. I2C总线通信SDA和SCL线是I2C总线通信中必不可少的两个参数。
I2C总线通信具有多个设备共享同一条总线的特点，可以用于连接各种外设，如温度传感器、压力传感器、液晶显示屏等。
I2C总线协议中文版
I2C总线协议中文版I2C（Inter-Integrated Circuit）总线是一种串行通信协议，用于在不同的集成电路之间进行通信。
它是由飞利浦公司（现在的恩智浦半导体）开发并于1982年发布。
I2C总线协议主要应用于各种数字设备之间的通信，例如传感器、存储设备、显示器和其他外围设备。
I2C总线协议使用两个线路进行通信：时钟线（SCL）和数据线（SDA）。
SCL线由主设备控制，用于对通信进行时钟同步。
SDA线用于传输数据，可以由主设备或从设备进行控制。
每个设备在总线上都有一个唯一的地址，以便在通信时进行识别。
在I2C总线中，通信被称为传输。
每个传输由一个起始条件和一个停止条件组成。
起始条件表明一个传输的开始，而停止条件表示传输的结束。
传输还包括设备地址、数据和确认位。
I2C总线协议定义了两种设备角色：主设备和从设备。
主设备在总线上产生时钟信号，并控制数据传输的发起。
从设备被动响应主设备的请求，并提供所需的数据。
主设备有权选择从设备，并在传输开始时向其发送设备地址。
从设备通过识别其唯一的设备地址来判断传输是否与自己有关。
I2C总线协议支持两种传输模式：主设备模式和从设备模式。
主设备模式下，主设备发送起始条件，并在通信中负责产生时钟信号。
主设备可以向一个或多个从设备发送数据，并在传输结束时发送停止条件。
从设备模式下，从设备只提供响应并在所需时提供数据。
在每个传输中，主设备发送数据位，并等待从设备返回一个ACK（应答）位。
ACK位用于确认数据的接收。
如果从设备成功接收了数据，它会返回一个ACK位。
如果从设备无法接收或处理数据，它可以返回一个NACK（非应答）位，表示传输的结束。
I2C总线协议还支持数据的读取和写入。
在写入模式下，主设备将数据发送给从设备，并等待ACK位的返回。
在读取模式下，主设备提供一个设备地址，并请求从设备发送数据。
从设备接收到请求后，会将数据发送给主设备，并等待ACK位的返回。
I2C总线协议介绍(易懂)
I2C总线协议介绍（易懂）目录CONTENTS•I2C总线协议产生背景•I2C总线协议内容介绍•I2C总线协议总结一、I2C总线协议产生背景1电视机内IC 之间相互连接，IC 芯片体积增大功耗增大 成本增加 IC 芯片应用不便飞利浦公司为了硬件电路最简化，效益最大化，给芯片设计制造者和芯片应用者带来极大益处。
2 I2C 总线Logo3飞利浦公司将这种集成电路互连通信电路命名为Inter-Integrated Circuit，简称为Inter-IC，或I2C（数字“2”为上标）。
因为I2C中的两根导线（SDA和SCL）构成了两根Bus，实现了Bus的功能；由于I2C电路能实现Bus的功能，故把I2C 电路称为 I2C-Bus，中文叫I2C总线（I2C总线是一个两线总线）。
4在正式的书面场合，全称写作Inter-Integrated Circuit，简写Inter-IC(IIC)或者I2C（数字“2”书写为上标，，英文读作“I squared C”，中文读作“I平方C”）5I2C总线术语及定义，如表（1）所示：表（1） I2C总线术语及定义6最初，I2C总线的运行速度被限制在100 Kbit /s。
随着技术的发展，对该规范进行了多次补充与更新，现在有五种运行速度模式，如表（2）所示：表（2）I2C总线传输速度模式二、I2C总线协议内容1I2C Bus 只要求两条双向线路：串行数据线(serial data SDA)与串行时钟线SCL(serialclock SCL)，两条线都是双向传输的。
每个连接到总线的器件都有唯一的地址，主控制器发出的控制信息分为地址码和控制量两部分，地址码用来选择需要控制的I2C设备，控制量包含类别（写与读）2I2C总线是一种多控制器总线，总线上可以连接多个控制器和多个从机，这些控制器都可以发起对总线的控制，通过仲裁机制，同一个时刻，只能有一个控制器获得控制权，其他控制器轮流获取总线的控制权。
I2C总线协议中文版
I2C总线协议中文版一、概述：I2C总线协议（Inter-Integrated Circuit）是由飞利浦公司（现在的恩智浦）于1980年代开发的一种串行通信协议。
它是一种双线制协议，使用一根数据线（SDA，Serial Data Line）和一根时钟线（SCL，Serial Clock Line）进行数据传输。
二、工作原理：I2C总线协议采用主从架构。
每个设备都有一个唯一的7位地址，用于通信标识。
通信始于主设备（Master）向从设备（Slave）发送一个起始信号。
接下来，主设备向从设备发送地址和数据，从设备则负责接收和处理这些信息。
通信完成后，主设备发送停止信号。
三、起始信号：起始信号用于标识I2C总线上的数据传输开始。
它是一个由高电平转为低电平的信号，由主设备发出。
起始信号表示数据传输的开始，准备发送地址和数据。
四、停止信号：停止信号用于标识I2C总线上的数据传输结束。
它是一个由低电平转为高电平的信号，由主设备发出。
停止信号表示数据传输的结束，释放总线并准备下一次通信。
五、地址传输：地址传输用于将主设备的地址发送给从设备。
地址是一个7位的二进制数，表示设备的唯一标识。
地址传输始于起始信号。
主设备在发送地址时，位0到6表示从设备的地址，最高位表示读或写操作（0表示写，1表示读）。
六、数据传输：数据传输用于通过I2C总线在主设备和从设备之间传送数据。
数据传输必须在起始信号和停止信号之间进行。
主设备首先发送一个字节的数据，接着从设备对数据进行确认（ACK）操作。
如果从设备收到的数据正确，它会产生一个ACK信号，否则会产生一个NACK信号。
数据传输可以是字节模式（8位数据）或位模式（1位数据），由主设备发起。
七、时钟传输：时钟传输用于同步主设备和从设备之间的数据传输。
时钟信号由主设备产生，并控制整个通信过程。
主设备在时钟线上输出高或低电平，从设备在时钟线上读取该电平。
时钟信号的频率可以通过修改I2C总线速率来调整。
关于I2C、UART、SPI、RS232、JTAG,ISP、DEBUG神马的一些概念和理解
一、UART总线和硬件结构-----------Universal Asynchronous Receiver/TransmitterUART是一种通用异步串行数据总线，该总线双向通信，可以实现全双工传输和接收。
因为计算机内部采用并行数据，不能直接把数据发到Modem，必须经过UART整理才能进行异步传输。
串行的两条线TXD --- UART数据发送，RXD --- UART数据接收UART通用异步接收/发送装置,是一个并行输入成为串行输出的芯片，它是用于控制计算机与串行设备的芯片，通常集成在主板上，多数是16550AFN芯片。
，有一点要注意的是,它提供了RS-232C数据终端设备接口 ,这样计算机就可以和调制解调器或其它使用RS-232C接口的串行设备通信，所以说UART是一种异步串行全双工总线，硬件映射为一个芯片，可以与使用RS-232接口的设备直接通信二、I2C总线和硬件结构------------Inter-Integrated CircuitI2C,由PHILIPS公司1992 年开发的,I2C串行总线一般有两根信号线，一根是双向的数据线SDA，另一根是时钟线SCL。
所有接到I2C总线设备上的串行数据SDA都接到总线的SDA上，各设备的时钟线SCL接到总线的SCL上，用于连接微控制器及其外围设备，一般在对芯片进行扩展中是使用，通用I/O端口也可以作为I2C 总线接口。
所以说I2C是一种同步串行半双工总线，硬件映射为一个两个接口电路，对于没有I2C总线接口的，可以使用通用I/O端口来实现I2C的功能与其他设备进行通信（根据协议编写程序）三、SPI总线和硬件结构--------------Serial Peripheral Interface高速同步串行口，是一种标准的四线同步双向串行总线，一种四线同步总线系统,一种同步串行外设接口，为全双工通信，是Motorola公司推出的一种同步串行通讯方式，它可以使MCU与各种外围设备以串行方式进行通信以交换信息在主器件的移位脉冲下,数据按位传输,高位在前,低位在后,该接口一般使用4条线：（1 ）MOSI –主器件数据输出,从器件数据输入（2）MISO –主器件数据输入,从器件数据输出（3）SCLK –时钟信号,由主器件产生（4）/SS –从器件使能信号,由主器件控制(有的SPI接口芯片带有中断信号线INT、有的SPI接口芯片没有主机输出/从机输入数据线MOSI)所以说，SPI是同步串行全双工总线，硬件映射为四个接口四、RS-232接口（DB9）是现在主流的串行通信接口之一,传输速率较低，在异步传输时，波特率为20Kbps.接口硬件为9针功能如下：1 DCD 载波检测2 RXD 接收数据3 TXD 发送数据4 DTR 数据终端准备好5 SG 信号地6 DSR 数据准备好7 RTS 请求发送8 CTS 允许发送9 RI 振铃提示还有两个接地线10、11（不是针）串口通信一般用2、3、7、8通信，5、（10、11）接地，其他不用，特别的作为debug口7、8也不用五、COM接口即串行通讯端口。
I2C总线简介(很经典)
I2C总线简介1.概述：I²C是Inter-Integrated Circuit的缩写，发音为"eye-squared cee" or"eye-two-cee", 它是一种两线接口。
I²C 只是用两条双向的线，一条 Serial Data Line (SDA) ，另一条Serial Clock (SCL)。
SCL：上升沿将数据输入到每个EEPROM器件中；下降沿驱动EEPROM器件输出数据。
(边沿触发)SDA：双向数据线，为OD门，与其它任意数量的OD与OC门成"线与"关系。
2.输出级每一个I2C总线器件内部的SDA、SCL引脚电路结构都是一样的，引脚的输出驱动与输入缓冲连在一起。
其中输出为漏极开路的场效应管，输入缓冲为一只高输入阻抗的同相器，这种电路具有两个特点：1)由于SDA、SCL为漏极开路结构(OD)，因此它们必须接有上拉电阻,阻值的大小常为1k8, 4k7 and 10k ，但1k8 时性能最好；当总线空闲时，两根线均为高电平。
连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL都是线"与"关系。
2)引脚在输出信号的同时还将引脚上的电平进行检测，检测是否与刚才输出一致，为"时钟同步"和"总线仲裁"提供了硬件基础。
3.主设备与从设备系统中的所有外围器件都具有一个7位的"从器件专用地址码"，其中高4位为器件类型，由生产厂家制定，低3位为器件引脚定义地址，由使用者定义。
主控器件通过地址码建立多机通信的机制，因此I2C总线省去了外围器件的片选线，这样无论总线上挂接多少个器件，其系统仍然为简约的二线结构。
终端挂载在总线上，有主端和从端之分，主端必须是带有CPU的逻辑模块，在同一总线上同一时刻使能有一个主端，可以有多个从端，从端的数量受地址空间和总线的最大电容 400pF的限制。
I2C总线中文讲解,详尽通俗
一． I2C总线简介I2C管理总线:（Intel－Integrated Circuit bus）I2C总线是一种由飞利浦Philip公司开发的串行总线，产生于80年代，最初为音频和视频设备开发，现主要在服务器管理中使用。
是两条串行的总线，它由一根数据线（SDA）和一根时钟线（SDL）组成。
◆I2C总线的数据传输过程基本过程为：●主机发出开始信号。
●主机接着送出1字节的从机地址信息，其中最低位为读写控制码（1为读、0为写），高7位为从机器件地址代码。
●从机发出认可信号。
●主机开始发送信息，每发完一字节后，从机发出认可信号给主机。
●主机发出停止信号。
I2C数据传输图◆I2C总线上各信号的具体说明：●开始信号：在时钟线（SCL）为高电平其间，数据线（SDA）由高变低，将产生一个开始信号。
●停止信号：在时钟线（SCL）为高电平其间，数据线（SDA）由低变高，将产生一个停止信号。
●应答信号：既认可信号，主机写从机时每写完一字节，如果正确从机将在下一个时钟周期将数据线（SDA）拉低，以告诉主机操作有效。
在主机读从机时正确读完一字节后，主机在下一个时钟周期同样也要将数据线（S DA）拉低，发出认可信号，告诉从机所发数据已经收妥。
（注：读从机时主机在最后1字节数据接收完以后不发应答，直接发停止信号）。
注意：在I2C通信过程中，所有的数据改变都必须在时钟线SCL为低电平时改变,在时钟线SCL为高电平时必须保持数据SDA信号的稳定,任何在时钟线为高电平时数据线上的电平改变都被认为是起始或停止信号。
◆I2C总线数据格式：I2C数据格式图I2C支持两种数据格式:_ 7-bit/10-bit 寻址数据格式_ 7-bit/10-bit 寻址和重复开始信号的数据格式✧S ―I2C 开始标识✧Slava address ―从设备地址。
有两种从地址类型：1）固定的从地址，I2C总线只能接一个同类型的固定的从地址设备。
2）半固定的从地址，前半部分地址是固定的，后半部分地址是可编程的，I2C总线只能接多个同类型的半固定的从地址设备。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
I2C总线中英文对照表.txt24生活如海，宽容作舟，泛舟于海，方知海之宽阔；生活如山，宽容为径，循径登山，方知山之高大；生活如歌，宽容是曲，和曲而歌，方知歌之动听。
I2C 总线中英文对照表 (1)
简介：3.58或3 表示3.58MHz NTSC制 4.43或4 表示4.43MHz副载波或PAL 50Hz或5 加在调整项目中,特指此调整项目针对50Hz场扫描 60Hz或 6 加在调整项目中,特指此调整项 ...
关键字：I2C总线
3.58或3 表示3.58MHz NTSC制
4.43或4 表示4.43MHz副载波或PAL
50Hz或5 加在调整项目中,特指此调整项目针对50Hz场扫描
60Hz或6 加在调整项目中,特指此调整项目针对60Hz场扫描
50Hz C POS 50Hz行中心校正
H - SIZE 行幅
V - AMP: 场幅
V - HEIGHT
V - LINERITY 场线性
V - PHASE 场相位(场中心)
V - S - CORRECT 垂直S校正
ABL ABL(自动亮度限制);ABL开关
ABL CONT ABL(自动亮度限制)控制值
ABL GAIN 自动亮度控制增益
ABL POINT 自动亮度控制点
ABL STAR ABL(自动亮度限制)起始值
ADDRESS 地址
ADJUSTMENT 调整
AF 自动频率控制状态
AFC AFC;AFC环路增益;AFC开关;AFC模式
AFC MODE EXT 自动频率控制外接模式
AFC MODE TV 自动频率控制电视模式
AFF AFC关断
AFT 自动频率微调;PF VCO(图像中频压控振荡器)调整;中频VCO
AFT/SKIP 自动微调/跳跃
AFTO AFT输出
AGC 自动增益控制;AGC自动/恒定;AGC起控点
AGC - TAKE AGC起控点
AIP 调整中频锁相环
AKB 显像管暗平衡自动调整;AKB关断蓝截止
AL 自动音量调整
ALIGN; 调整
ALIGNMENTS
ALS 音频电平设置
AMPLI50Hz 50Hz场幅调整
AS 自动扫描
AUDIO 伴音;音频
AUTO FLESH 自动肤色校正
AUTO SRCH 自动搜索
AV 音频/视频;视频设定;AV输入端子数
AV MODE AV模式
AV SHARPNESS AV锐度
AV TINT AV色调
AVI ONLY Y/YN 可选择一路AV或两路AV输入
AV-MODE AV模式
AX AGC删除
B;B- 显像管亮平衡蓝色调整
B BIAS;B_;B CUT OFF 蓝偏置;显像管阿暗平衡蓝色调整
B DRIVE(GAIN) 蓝色激励(增益);显像管亮平衡蓝色激励调整BLUE 蓝色
BALANCE 平衡
BAND MODE 波段控制模式
BAND OUT 波段输出
BASIC 基本(型)
BASS 低音;副低音
BB;BC;BCF;B - CO; 蓝枪截止点;显像管暗平衡蓝枪调整BCT;BCUT;BCUT OFF;B-
CUTOFF
BCW 亮度控制范围
BD;BDR;B-DRIVE;BDRV; 蓝激励;显像管亮平衡蓝激励调整BDRY
BEL;BELL;BELLFO;BELL FILTER SECAM钟型滤波器
BG B.G伴音制式设置
BG;B - GAIN 蓝激励;显像管亮平衡蓝激励调整
BH 童锁
BK 时钟
BKP 消隐图像;消隐关断图像;消隐关断时的图像数据
BL 平衡
BALCK STR;BLACKSTRECH 黑电平扩展
BLACK STRETCH POINT 黑电平扩展点
BLK SW 消隐开关
BLOCK 组件
BLU;BLUE 蓝;蓝背景;蓝背景ON/OFF
BLUE BACK MODE 蓝背景模式
BLUE GAIN 蓝激励;显像管亮平衡蓝激励调整
BOW 弓形
BR 亮度;副亮度
BR ABL TH 亮度ABL阀值;ABL起控点调整
BRAND 商标;厂标显示
BRC 蓝枪截止点;显像管暗平衡蓝枪调整
BRI 亮度;副亮度
BRI ABL TH 亮度ABL阀值;ABL起控点调整
BRI CE 亮度中心调值
BRI MA;BRI MI 亮度最大(最小)值
BRIGHT; BRIGHT-NESS 亮度;副亮度
BRT 亮度;框亮度数据(索尼)
BRT ABL 亮度ABL(控制量)
BRTC 副亮度中间值;亮度调整中心数据
BRTN 最小亮度;副亮度最小值
BRTS 亮度调整中心数据校正;副亮度校正
BRTX 副亮度最大值
BT 亮度
BTSC BTSC制立体声
BUS 总线
BUS CONT OK 总线控制正常
BUS LINE OK 总线正常
BUS OFF 总线关断
B-Y BLACK OFFSET B-Y信号黑偏移量
C.BLK 色度信号消隐
CANCEL 清除
C-B 显像管暗平衡蓝色调整
CFO 色度陷波器fo调整
C-G 显像管暗平衡绿色调整
CHINESE OSD 中文屏显
CHINESE TUNER 中国制式高频头
SUB R-CUTOFF 在彩色降噪接通时的红枪截止点校正SUB SHARP；SUB-SHARTNESS 副锐度
SUB TINT 副色调
SUB-VOLUME 副音量
SUPER WIDE GEOMETRY 超宽屏幕几何失真SURROUND 环绕声
SV4 4.43AV(视频)副清晰度(中心值)
SX4 4.43副清晰度最大值
SY；SYS；SYSTEM 制式;多制式系统
SYN；SYNC 同步;合成器
TC 梯形失真
TCC 色调控制中心
T-COLOR BAR 彩条信号
TCW 色调控制范围
TEB 文本显示亮度
TEC 文本显示对比度
TELETEXT 图文电视
TEST PATTERN 测试图
TEST SIGNAL 测试信号
TEXT CONTRAST 文本对比度
TEXT.H;TEXT.V 屏显水平(垂直)位置
TEXT/MIX 文本/混合
TINT 色调
TINTC 色调中心值
TLT 倾斜失真(梯形失真)
TMN；TMX 色调控制最小(最大)值
TN 高频头
TNTC 副色调中间值
TNTN；TNTX 副色调最小(最大)值
TONE 音调
TRAP 陷波
TPC；TR；TRAP；TRP 梯形失真TRAPEZIUM；TRAPEZOID 梯形失真
TRE；TREBLE 高音
TSC 图文对比度
TUNER 调谐器;高频头
TV SYSTEMS 电视制式
TXCN；TXCX 屏显对比度最小(最大)值
TXH 屏显水平位置
TXP；TXPIC 图文图像(对比度)
TXT 文本;图文;屏显
TYPE 类型
UCBOW 上部偏中弓形失真
UCC 对比度控制中心
UCP 上角枕形失真
UCW 单色控制范围
UHF ONLY Y/N 可选择一路UHF接收获全接收ULN 上部场线性
UNKNOWN 不能确定
UP 上
UTILT；UTL 上部倾斜失真(梯形失真)
UV UHF/VHF
UVG 用户可变y校正
UYB；UYBOW 垂直上角弓形失真
V AMPLITUDE 场幅
V CENTERING 场中心
V COMP 场补偿
V FREQUENCY 场频
V LIN；V LNEARITY 场线性
V OUT PHASE50 50Hz场中心(场输出相位) V POSI 场中心
V SC；V S-CORRECTION 场S校正
V SHIFT 场中心
V SIZE 场幅
V25；V 50 音量调整20%(50%)位置音量数据值V60 60Hz场中心调节;60Hz场幅(飞利浦) VA；V-A 场幅度;垂直孔阑补偿
VAD 视频输出幅度
VAG 对角失真(平行四边形失真)
VALUE 数值
VAM；V-AMPL；V-AMPLITUDE 场幅
V-ANG 场对角形失真
VAP 场幅
VAW 垂直孔阑白色
V-BIAS 场偏置
VBW 场消隐宽度控制
VCD MD EXT 视频时的VCD(视频/色度/扫描)模式VCD MD TEXT 图文时的VCD(视频/色度/扫描)
自：/。