数电实验四
北京科技大学数电实验四 Quartus II集成计数器及移位寄存器应用
北京科技大学实验报告学院：高等工程师学院专业：自动化（卓越计划）班级：自E181姓名：杨威学号：41818074 实验日期：2020 年5月26日一、实验名称：集成计数器及其应用1、实验内容与要求（1）用74161和必要逻辑门设计一个带进位输出的10进制计数器，采用同步置数方法设计；（2）用两个74161和必要的逻辑门设计一个带进位输出的60进制秒计数器；2、实验相关知识与原理（1）74161是常用的同步集成计数器，4位2进制，同步预置，异步清零。
引脚图功能表其中X。
3、10进制计数器（1）实验设计1）确定输入/输出变量输入变量：时钟信号CLK、复位信号CLRN；输出变量：计数输出QD、QC、QB、QA，进位输出RCO，显示译码输出OA、OB、OC、OD、OE、OF、OG2）计数范围：0000-10013）预置数值：00004）置数控制端LDN：计数到1001时输出低电平5）进位输出RCO：计数到1001时输出高电平画出如下状态转换表：CP QDQCQBQA0 00001 00012 00103 00114 01005 01016 01107 01117 10009 100110 0000（2）原理图截图仿真波形如下功能验证表格CLRN QD QC QB QA RCO0 0 0 0 0 01 0 0 0 1 01 0 0 1 0 01 0 0 1 1 01 0 1 0 0 01 0 1 0 1 01 0 1 1 0 01 0 1 1 1 01 1 0 0 0 01 1 0 0 1 11 0 0 0 0 04、60进制秒计数器（1）实验设计1）确定输入/输出变量输入变量：时钟信号CLK、复位信号CLRN；输出变量：计数十位输出QD2、QC2、QB2、QA2和计数个位输出QD1、QC1、QB1、QA1，进位输出RCO2）计数范围：0000 0000-0101 10013）预置数值：0000 00004）置数控制端LDN1（个位）：计数到0101 1001时输出低电平5）清零端CLRN2（十位）：计数到0110时输出低电平6）ENT：个位计数到1001时输出高电平7）进位输出RCO：计数到1001时输出高电平画出如下状态转换表CP QD2QC2QB2QA2QD1QC1QB1QA1CPQD2QC2QB2QA2QD1QC1QB1QA1CPQD2QC2QB2QA2QD1QC1QB1QA10 0000 0000 20 0010 0000 40 0100 00001 0000 0001 21 0010 0001 41 0100 00012 0000 0010 22 0010 0010 42 0100 00103 0000 0011 23 0010 0011 43 0100 00114 0000 0100 24 0010 0100 44 0100 01005 0000 0101 25 0010 0101 45 0100 01016 0000 0110 26 0010 0110 46 0100 01107 0000 0111 27 0010 0111 47 0100 01118 0000 1000 28 0010 1000 48 0100 10009 0000 1001 29 0010 1001 49 0100 100110 0001 0000 30 0011 0000 50 0101 000011 0001 0001 31 0011 0001 51 0101 000112 0001 0010 32 0011 0010 52 0101 001013 0001 0011 33 0011 0011 53 0101 001114 0001 0100 34 0011 0100 54 0101 010015 0001 0101 35 0011 0101 55 0101 010116 0001 0110 36 0011 0110 56 0101 011017 0001 0111 37 0011 0111 57 0101 011118 0001 1000 38 0011 1000 58 0101 100019 0001 1001 39 0011 1001 59 0101 100160 0000 0000 （2）设计原理图截图（3）实验仿真仿真波形：仿真结果表：5、实验思考题：（1）总结任意模计数器的设计方法。
数电实验报告：实验4-计数器及应用161
广东海洋大学学生实验报告书（学生用表）实验名称课程名称 课程号 学院(系)专业 班级 学生姓名 学号 实验地点 实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法3、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
本实验主要研究中规模十进制计数器74LS161的功能及应用。
1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ；图1 74LS161 管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。
时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示：表1 74LS161 逻辑功能表2、实现任意进制计数器由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。
(1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。
数电实验报告：实验4-计数器及应用161
广东海洋大学学生实验报告书（学生用表）实验名称实验名称课程名称课程名称课程号课程号学院学院((系) 专业专业班级班级学生姓名学生姓名学号学号实验地点实验地点实验日期实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法构成计数器的方法3、熟悉中规模集成计数器应用、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；步计数器和异步计数器；根据计数制的不同，根据计数制的不同，根据计数制的不同，可分为二进制计数器、可分为二进制计数器、可分为二进制计数器、十进制计数十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
本实验主要研究中规模十进制计数器74LS161的功能及应用。
的功能及应用。
1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图元，故又称为四位二进制同步计数器，其集成芯片管脚如图11所示：所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端数控制端 A 、B 、C 、D ；数据输出端；数据输出端 QA 、QB 、QC 、QD ；进位输出端；进位输出端 RCO ：使能端：使能端EP EP EP，，ET ET；预置端；预置端；预置端LD ；图1 74LS161 管脚图管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
数电 实验四 数据选择器及其应用 实验报告
数电实验四数据选择器及其应用实验报告一、实验目的1. 了解数据选择器的原理和设计方法；2. 学会使用74LS138和74LS151等多位数据选择器；3. 掌握数据选择器在逻辑电路中的应用。
二、实验器材和器件1. 万用表2. 示波器3. 计算机、PSpice、Multisim4. 实验电路板、电路图5. TTL集成电路：74LS138、74LS151三、实验原理数据选择器(Data Selector)是用于在多个数据中选择一个或者少数几个数据的组合逻辑电路，也叫做多路选择器(Multiplexer)。
数据选择器可用于控制信号的选择，实现对信号进行分时复用、多路数据选通等功能。
常见的数据选择器有8选1、16选1等。
常用的数据选择器有两种类型：1.位选型数据选择器2.数据选型数据选择器1. 位选型数据选择器位选型数据选择器是指选中或分配单元的控制时使用二进制码，用来控制选通信号的输入。
2. 数据选型数据选择器数据选型数据选择器是由一个或多个数据信号为输入，它们与二进制控制信号一起给出n个数据信号的任意线性组合输出，通过对选择信号的控制，能够把其中的一路信号送到输出端。
例如，74LS151是一种8选1数据选择器(DMUX)，它有8个输入端和1个输出端，还有3个控制端。
其中，控制端包括1个使能端(ENABLE)和2个选择端(A、B)。
输入端用来输入8个数据信号，而输出端则输出选择信号。
控制端用来输入控制信号，用来选择哪个输入端的数据信号送到输出端。
对于74LS151，控制信号的值决定了从哪个输入信号读取数据。
A B EN Y0 0 1 I00 1 1 I11 0 1 I21 1 1 I30 0 0 Z对于74LS138，3个控制信号的值决定了哪个输入信号将被传输到输出端口。
当输出选通(ENABLE=1)时，选通输出的某一输入的高电平(或低电平)基本上与输入选通指定的控制端台，关心。
实验4.2：8位数字式LED显示器应用通过构建逻辑电路，使用74LS151实现8位数码管的控制。
中山大学数电实验四 译码显示电路
数电实验四译码显示电路预习报告1、复习有关译码显示原理。
（1）数码显示译码器①七段发光二极管（LED）数码管LED数码管是目前最常用的数字显示器，本实验采用共阴管电路，其电路图和引脚图分别如下所示：一个LED数码管可用来显示一位0—9十进制数和一个小数点。
小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2—2.5V，每个发光二极管的点亮电流在5—10mA.LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
②BCD码七段译码驱动器本实验采用74LS48 BCD码锁存/ 七段译码/ 驱动器，驱动共阴极LED 数码管。
下图为74LS48引脚排列，其中：A、B、C、D—BCD码输入端。
a、b、c、d、e、f、g—译码输出端，输出“1”有效，用来驱动共阴极LED数码管。
__ __LT —灯测试输入端，LT = “0”时，译码输出全为“1”.____ ____RBI —灭零输入端，RBI = “0”时，不显示多余的零。
_______BI/RBO —作为输入使用时，灭灯输入控制端；作为输出端使用时，灭零输出端。
（2）扫描式显示对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。
对于某些系统输出的数据，应用扫描式译码显示，可使电路大为简化。
有些系统，比如计算机，某些A/D转换器，是以这样的形式输出数据的：由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD码，如下图所示：图中的Ds称为选通信号，并假定系统按先高位后低位的顺序送出数据，当Ds1为高电平时送出千位数，Ds2为高电平时送出百位数，依此类推。
一般Ds的高电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。
扫描显示时，要求扫描频率要够高，利用视觉暂留效应就可以看到所有位都稳定地亮着。
数电实验四 译码器及其应用
实验四译码器及其应用一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法。
2.掌握组合译码器的应用。
3.熟悉掌握集成译码器的扩展方法。
二、实验设备1.数字电路试验箱2.数字万用表3.74LS138、74LS20三、实验原理译码器是一个多输入多输出的组合电路，它的作用是将输入的具有特定含义的二进制代码翻译成输出信号的不同组合，实验电路的逻辑控制功能。
译码器在数字系统中应用广泛，可用于代码转换、终端数字的显示、数据的分配、存储器寻址和组合控制信号等。
本实验主要讨论3—8线变量译码器74LS38，它有三根输入线，可以输入三位二进制数码，共有八种状态组合，即可译出8个输出信号。
下图分别为管脚图和功能图。
该集成芯片共有16个引脚，其中8脚应接地线，16脚接+5V电源，脚,,为二进制编码输入端（为高位，为低位）；—为译码器输出端（为高位，为低位），,,为信号输入允许端，也称使能端。
,为低电平有效，为高电平有效。
只有信号输入允许端有效时输入的信号才有效，才能实现译码。
74LS138的功能表如下表所示。
74LS138引脚图 74LS138逻辑符号74LS138功能表四、实验内容1.测试74LS138的逻辑功能；2.设计电路，用74LS138，74LS20实现函数:Y=*+*+ABC3.用两片74LS138构成一个4—16线译码器。
四、实验过程1.设计电路，实现函数Y=*+*+ABC （1）列出的真值表（2）函数的实现Y = +++ = （3）逻辑电路设计AB5v2.用两片74LS138构成一个4—16线译码器逻辑电路设计如下：。
数电实验四 译码器及其应用
实验四译码器及其应用一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法。
2.掌握组合译码器的应用。
3.熟悉掌握集成译码器的扩展方法。
二、实验设备1.数字电路试验箱2.数字万用表3.74LS138、74LS20三、实验原理译码器是一个多输入多输出的组合电路，它的作用是将输入的具有特定含义的二进制代码翻译成输出信号的不同组合，实验电路的逻辑控制功能。
译码器在数字系统中应用广泛，可用于代码转换、终端数字的显示、数据的分配、存储器寻址和组合控制信号等。
本实验主要讨论3—8线变量译码器74LS38，它有三根输入线，可以输入三位二进制数码，共有八种状态组合，即可译出8个输出信号。
下图分别为管脚图和功能图。
该集成芯片共有16个引脚，其中8脚应接地线，16脚接+5V电源，脚,,为二进制编码输入端（为高位，为低位）；—为译码器输出端（为高位，为低位），,,为信号输入允许端，也称使能端。
,为低电平有效，为高电平有效。
只有信号输入允许端有效时输入的信号才有效，才能实现译码。
74LS138的功能表如下表所示。
74LS138引脚图 74LS138逻辑符号74LS138功能表四、实验内容1.测试74LS138的逻辑功能；2.设计电路，用74LS138，74LS20实现函数:Y=*+*+ABC3.用两片74LS138构成一个4—16线译码器。
四、实验过程1.设计电路，实现函数Y=*+*+ABC （1）列出的真值表（2）函数的实现Y = +++ = （3）逻辑电路设计AB5v2.用两片74LS138构成一个4—16线译码器逻辑电路设计如下：。
数电实验四(2).pdf
一．课题名称：数码管扫描显示控制器设计与实现二．实验目的1. 掌握VHDL语言的语法规范，掌握时序电路描述方法2. 掌握多个数码管动态扫描显示的原理及设计方法三．实验所用仪器及元器件1. 计算机2. 直流稳压电源3. 数字系统与逻辑设计实验开发板四．实验任务要求1. 用VHDL语言设计并实现六个数码管串行扫描电路，要求同时显示0，1，2，3，4，5这六个不同的数字图形到六个数码管上，仿真下载验证其功能，并下载到实验板上测试。
2. 用VHDL语言设计并实现六个数码管滚动显示电路。
(选作)①循环左滚动，始终点亮6个数码管，左出右进。
状态为：012345－123450－234501－345012－450123－501234－012345②向左滚动，用全灭的数码管充右边，直至全部变灭，然后再依次从右边一个一个地点亮。
状态为：012345－12345X－2345XX－345XXX－45XXXX－5XXXXX －XXXXXX－XXXXX0－XXXX01－XXX012－XX0123－X01234－012345，其中’X’表示数码管不显示。
五．实验设计思路及过程1.实验原理为使得输入控制电路简单且易于实现，采用动态扫描的方式实现设计要求。
动态扫描显示需要由两组信号来控制：一组是字段输出口输出的字形代码，用来控制显示的字形，称为段码；另一组是位输出口输出的控制信号，用来选择第几位数码管工作，称为位码。
多个数码管动态扫描显示，是将所有数码管的相同段并联在一起，通过选通信号分时控制每个数码管的公共端，循环依次点亮多个数码管，利用人眼的视觉暂留现象，只要扫描的频率大于50Hz，将看不到闪烁现象。
扫描显示方式就是在某一时刻，只让某一位的位选线处于导通状态，而其它各位的位选线处于关闭状态。
同时，段线上输出相应位要显示字符的字型码。
这样在同一时刻，只有选通的那一位显示出字符，而其它各位则是熄灭的，如此循环下去，就可以使各位数码管显示出将要显示的字符。
数电实验四——译码显示电路
实验四 译码显示电路
二、实验目的
掌握中规模集成译码器的逻辑功能和使用方法 熟悉数码管的使用
三、实验分析
1.按表（二）测试 74LS194.
分析：
各工作状态下，Q0、Q1、Q2、Q3 的输出：
置零 Q0 = Q1 = Q2 = Q3 = 0
保持
Q0n+1 = Q0n
Q1n+1 = Q1n
Q2n+1 = Q2n
的循环。
3.按图（4）实现四位扫描译码显示器，采用内容（2）顺序
脉冲作为 Ds 信号，8421BCD 码用逻辑模拟开关输入。自
行设计伪码灭灯电路，使得正常输入 BCD 码时输入为“1”
伪码输入时灭灯。
分析：
伪码灭灯电路真值表
A3
A2
A1
A0
BI/RBO
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
5.自行设计电路在 4 联装 LED 数码管同时显示出学号后 4 位
分析：根据自身学号后 4 位 1403，74LS194 保持并行送数的状态， 设计电路使得 74LS197 输出信号为相应数字时，控制对应位置数码 管显示出来，其余位置不显示。 法一：采用门控制 由于 D0、D1、D2、D3 与 Q0、Q1、Q2、Q3 的之间有一定的延迟， 故作真值表如下：
D0
D1
D2
D3
A3
A2
A1
A0
0
1
1
1
0
0
0
东南大学数电实验四
数字电路与系统第四次实验
04016636 项剑涛
实验1：
右移功能实验。
设计一个能够直观观察集成移位寄存器74HC194右移功能的电路，通过发光二极管的显示，展示“1000”序列右移的过程。
1.实验原理
74194芯片
2.实验电路图
3.电路实物图
4.实验验证
实验二：
广告流水灯。
用时序器件、组合器件和门电路设计一个广告流水灯，该流水灯由8个LED 组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
1)写出设计过程，画出设计的逻辑电路图，按图搭接电路； 2)验证实验电路的功能；
3)将1秒连续脉冲信号加到系统时钟端，观察并记录时钟脉冲CP 、触发器的输出端Q 2、Q 1、Q 0的波形。
逻辑假设：设D 触发器的每个状态依次(地位到高位)为Q 0n , Q 1n , Q 2n。
输出依次为C=Q 2n ,B=Q 1n ,A=Q 0n 。
1
2、卡诺图
)(01)(1)
(0(1)()1n n n Q Q Q Q
Q n n +=+
C ＝Q 2n ，B ＝Q １n ，Ａ＝Q ０n
3、电路原理图连接说明，通过异步时序，使得三个触发器得到的输出可以构成三位二进制的形式，达到计数的形式000-111，对应到74138的C 、B 、A ，对应到每一个138的输出，并输出到8个灯上。
Q 1n Q 0n
４、电路原理图CP
5、硬件连接图
CP
6.实物图
7.实验验证
8.波形图。
数字电路实验报告四
实验三译码器和数据选择器姓名：学号：专业：一、实验目的1、熟悉并掌握RS、D、JK触发器的构成，工作原理和功能测试方法。
2、学会正确使用触发器集成芯片。
3、了解不同逻辑功能触发器FF相互转换的方法。
二、实验仪器及器材74LS00 二输入端四“与非”门1片74LS74 双D触发器1片74LS112 双JK触发器1片三、实验内容1、基本RS触发器（RS—FF）功能测试两个TTL与非门首尾相接构成的基本RS—FF的电路图如图4.1所示。
（1）、按下面的顺序在S—d、R—d端加信号：S—d=0 R—d=1S—d=0 R—d=1S—d=0 R—d=1S—d=0 R—d=1观察并记录FF的Q、Q—端的状态，将结果填入表3.1中，并说明在上述各种状态下，FF执行的是什么功能？表4.1（2）、S—d端接低电平，R—d端加脉冲。
（3）、S—d端接高电平，R—d端加脉冲。
（4）、连接S—d、R—d，并加脉冲。
记录并观察（2）、（3）、（4）三种情况下，Q、Q—端的状态。
从中你能否总结出基本RS—FF的Q或Q—端的状态改变和输入S —d 、R —d 的关系。
所得的实验结果如下：（5）当S —d 、R —d 都接低电平时，观察Q 、Q —端的状态。
当S —d 、R —d 同时由低电平跳为高电平时，注意观察Q 、Q —端的状态，重复3~5次看Q 、Q —端的状态是否相同，以正确理解“不定”状态的含义。
重复多次后Q 、Q —端的状态不相同2、维持阻塞型D —FF 功能测试双D 型正边沿维持阻塞型触发器74LS74的逻辑符号如图4.2所示。
图中S —d 、R —d 端为异步置1端、置0端（或称异步置位、复位端）。
CP 为时钟脉冲端。
试按下面的步骤做实验：（1）、分别在S —d 、R —d 端加低电平，观察并记录Q 、Q —端的状态。
（2）、令S —d 、R —d 端为高电平，D 端分别加高、低电平，用单脉冲作为CP ，观察并记录当CP 为L 、↑、H 、↓时，Q 端状态的变化。
数字电路实验报告 实验4
实验四计数器一、实验目的1．熟悉计数器的工作原理，掌握中规模（MSI）计数器的逻辑功能。
2. 掌握用MSI计数器实现任意模计数器的方法。
二、实验设备和器件1、数字逻辑电路实验板1块2、74HC(LS)00（四二输入与非门）1片3、74HC(LS)160（4位十进制计数器）2片三、实验原理时序逻辑电路是数字电路中另一类重要电路。
时序逻辑电路的特点，就是任意时刻的输出不仅取决于该时刻的输入信号，而且与信号作用前电路所处的状态有关。
计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频以及其它特定的逻辑功能。
计数器种类很多。
根据计数制的不同，分为二进制计数器和十进制计数器。
实现四个状态变量十进制计数功能的电路称为4位十进制计数器。
利用集成计数器芯片可方便地构成任意模计数器，方法有反馈清零法和反馈置数法两种。
实验用器件管脚介绍：1、74HC(LS)00（四二输入与非门）管脚如下图所示。
2、74HC(LS)160（4位十进制计数器）管脚如下图所示。
四、实验内容与步骤1、测试74HC(LS)160的逻辑功能（基本命题）例如，74HC(LS)160工作于计数模式时，接通电源后，利用数码管显示说明其确为模10计数器。
1.1电路图1.2实验结果数码管显示从0——9循环，每0.5秒改变一次。
2、74HC(LS)160构成模6计数器（基本命题）设计用与非门74HC(LS)00及计数器74HC(LS)160实现模6计数器的实验电路图，搭接电路，利用数码管显示说明其确为模6计数器。
2．1电路图2.2实验结果数码管显示从0——5循环，每0.5秒改变一次。
3、74HC(LS)160构成模100计数器（扩展命题）因为一片74HC（LS）160为模10，所以直接两片级联即为模100计数器。
设计用计数器74HC(LS)160实现模100计数器的实验电路图，搭接电路，利用数码管显示说明其确为模100计数器。
数电实验丨模型机的时序部件(SM-指令寄存器-寄存器组-RAM)
数字电路与逻辑设计实验四一、实验目的1．熟悉计数器、寄存器和RAM 的工作原理。
2．了解模型机中SM 的作用。
3．学会使用VHDL 语言设计时序电路。
二、实验内容1．用VHDL 语言设计SM；2．用VHDL 语言设计一个8 位的指令计数器PC；3．用VHDL 语言设计3 个8 位寄存器组成的寄存器组，实现读写操作。
4．用LPM_RAM_IO 定制一个256*8 的RAM，实现对RAM 的读写操作；第一部分：SM①实验方法1、实验方法采用基于FPGA进行数字逻辑电路设计的方法。
采用的软件工具是Quartus II。
2、实验步骤1、新建，编写源代码。
(1).选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为SM）-【next】（设置文件名SM.vhd—在【add】）-【properties】（type=AHDL）-【next】（family=FLEX10K；name=EPF10K10TI144-4）-【next】-【finish】 (2).新建：【file】-【new】（第二个AHDL File）-【OK】2、根据题意，写好源代码并保存文件。
3、编译与调试。
确定源代码文件为当前工程文件，点击【processing】-【start compilation】进行文件编译，编译成功。
4、波形仿真及验证。
新建一个vector waveform file。
按照程序所述插入CLK、EN、Z三个节点（CLK、EN为输入节点，Z为输出节点）。
(操作为：右击 -【insert】-【insert node or bus】-【node finder】（pins=all；【list】）-【>>】-【ok】-【ok】)。
任意设置CLK、EN的输入波形…点击保存按钮保存。
然后【start simulation】，得到输出图。
5、时序仿真或功能仿真。
数电-实验四-数据选择器及其应用-实验报告
实验四数据选择器及其应用一、实验目的1.掌握中规模集成数据选择器的逻辑功能及使用方法2.学习用数据选择器构成组合逻辑电路的方法二、实验设备与器件1.+5V直流电源2.逻辑电平开关3.逻辑电平显示器4.74LS151三、实验原理数据选择器又叫“多路开关”。
数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。
数据选择器的功能类似一个多掷开关，如图7-1所示，图中有四路数据D0~D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。
数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。
数据选择器的电路结构一般由与或门阵列组成，也有用传输们开关和门电路混合而成的。
八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图4-2，功能如表4-1。
选择控制端（地址端）为A2~A0，按二进制姨妈，从8个输入数据D0~D7中，选择一个需要的数据送到输出端A,⎺S为使能端，低电平有效。
1）使能端⎺S=1时，无论A2~A0状态如何，均无输出（Q=0，⎺Q=1）,多路开关被禁止。
2）使能端S=0时，多路开关正常工作。
根据地址码A1、A2、A3的状态选择D0~D7中某一个通道的数据输送到输出端Q。
此处以A2A1A0=010为例，则选择D2数据到输出端，即Q=D2。
D2为0，⎺Q亮。
D2为1，Q亮。
使能端为1，D2为1，⎺Q亮。
使能端为1，D2变为0，⎺Q仍然亮。
74LS151功能测试结果表4-1输入输出⎺S A2 A1 A0 Q ⎺Q1 x x x 0 10 0 0 0 D0 ⎺D00 0 0 1 D1 ⎺D10 0 1 0 D2 ⎺D20 0 1 1 D3 ⎺D30 1 0 0 D4 ⎺D4实现逻辑函数F(AB)=A⎺B+⎺AB+A B 设计过程：逻辑表F(AB)=A⎺B+⎺AB+A B接线图逻辑功能验证A1 A0 Q 0 0 0/D0A1 A0 Q 0 1 1/D1A1 A0 Q 1 0 1/D2A1 A0 Q 1 1 1/D3。
数字电路实验四实验报告
数字电路实验四实验报告实验四组合逻辑电路中的竞争冒险现象⼀实验⽬的1学会分析组合逻辑电路中有⽆竞争冒险现象。
2掌握采⽤修改逻辑电路设计的⽅法消除冒险现象。
⼆实验仪器安装有Multisim10电⼦线路仿真软件的计算机。
三实验原理1 图4-1是实验电路原理图。
2从电路原理图可知，函数表达式为F=C AAB+。
当B与C为1时，即接⼊⾼电位，F=AA+，输出始终为1，电路⼯作时，输出端探针x1显⽰始终为亮。
但在实际中，由于门电路运⾏时具有⼀定的传输延时间，A信号成为竞争冒险变量，输出端出现异常，探针x1显⽰出现闪亮，⽤⽰波器对输出端波形测试，波形出现不应有的尖脉冲。
3为测试⽅便，A信号采⽤1000Hz的⽅波信号源。
四实验步骤1打开Multisim10电⼦线路仿真界⾯，在TTL集成电路器件库中，按电路原理图取出元器件；在仪器库中取出⽰波器以及⽅波信号源、探针等。
按实验电路图4—1连接好。
2打开⼯作开关。
展开⽰波器操作界⾯，观察到有关波形后，调整扫描时间、灵敏度等，使⽰波器A、B通道展⽰波形适当，并画出有关波形。
打开⼯作开关后可见探针x1闪亮，如下图所⽰：打开⽰波器调整扫描时间和灵敏度等观察到波形如图A：图A：调整⽰波器的时间尺度，得出图B：图B3根据波形，分析出现的问题及其原因。
如图A，函数表达式为F=C AAB+。
当B与C为1时，即接⼊⾼电位，F=AA+，输出应该始终为1，但⽰波器中显⽰负尖峰脉冲，即电路存在竞争冒险。
如图B，可以看出竞争冒险的原因是B端的下降沿优先于A端的上升沿。
4采⽤增加冗余项的⽅法消除上述电路中竞争冒险现象。
画出修改后电路，并进⾏验证。
采⽤增加冗余项的⽅法，则需把函数表达式改为F=BC+，AB+AC 增加冗余项BC,在B=C=1时，⽆论A怎样修改，输出结果总为1。
修改后电路如下图所⽰，打开⼯作开关，探针x1正常发光，不再闪亮。
5⽤⽰波器观察电路修改后⼯作时的输出波形，将电路修改前后波形⽐较分析。
数电实验四——精选推荐
实验四：时序逻辑电路(集成寄存器和计数器)一、实验目的：1．熟悉中规模集成计数器的逻辑功能和使用方法；掌握用集成计数器组成任意模数为M的计数器。
2．加深理解移位寄存器的工作原理及逻辑功能描述；熟悉中规模集成移位寄存器的逻辑功能和使用方法；掌握用移位寄存器组成环形计数器的基本原理和设计方法。
二、知识点提示和实验原理：㈠计数器：计数器的应用十分广泛，不仅可用来计数，也可用于分频、定时和数字运算。
计数器种类繁多，根据计数体制不同，计数器可分为二进制计数器和非二进制计数器两大类。
在非二进制计数器中，最常用的是十进制计数器，其他的称为任意进制计数器。
根据计数器的增减趋势的不同，计数器可分为加法计数器和减法计数器。
根据计数脉冲引入方式不同，计数又可分为同步计数器和异步计数器。
在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。
用集成计数器实现任意M进制计数器：一般情况任意M进制计数器的结构分为3类，第一种是由集成二进制计数器构成，第二种为移位寄存器构成的移位寄存型计数器，第三种为集成触发器构成的简单专用计数器。
当M较小时通过对集成计数器的改造即可以实现，当M较大时，可通过多片计数器级联实现。
实现方法：(1)当所需计数器M值小于集成计数器本身二进制计数最大值时，用置数(清零)法构成任意进制计数器；⑵当所需计数器M值大于集成计数器本身二进制计数最大值时，可采用级联法构成任意进制计数器。
常用的中规模集成器件：4位二进制计数器74HC161，十进制计数器74HC160，加减计数器74HC191、74HC193,异步计数器74LS290。
所有芯片的电路、功能表见教材。
㈡寄存器：寄存器用来寄存二进制信息，将一些待运算的数据、代码或运算的中间结果暂时寄存起来。
按功能划分，寄存器可分为数码寄存器和移位寄存器两大类。
数码寄存器用来存放数码，一般具有接收数码、保持并清除原有数码等功能，电路结构和工作原理郡比较简单。
数电实验实验三、四
12.3 数据选择器 2.3.1 实验目的1．测试集成数据选择器74151的逻辑功能。
2．用74151构成大、小月份检查电路。
3．用74151构成比较2个4位二进制数是否相等的电路。
2.3.2 实验设备与器件1．74151型8选1数据选择器1块 2．7404型六反相器1块 2.3.3 实验原理数据选择器从多路输入数据中选择其中的一路数据送到电路的输出端。
数据选择器分为4选1数据选择器和8选1数据选择器。
74151是8选1数据选择器，数据输入端0D ～7D 是8位二进制数，2A 1A 0A 是地址输入端，Y 和Y 是一位互补的数据输出端，S 是控制端。
其管脚如图2-3-1所示，逻辑功能如表2-3-1所示。
74151的逻辑表达式是：)A A A (D )A A A (D )A A A (D )A A A (D Y 0123012201210120+++=)A A A (D )A A A (D )A A A (D )A A A (D 0127012601250124++++图2-3-1 74151管脚图逻辑开关LED图2-3-2 74151逻辑功能测试图D0D1D2D3D4D5D6D7A2A1A0YVCC GNDYS74151432115141312161011798562表2-3-1 74151功能表2.3.4预习要求1. 理解数据选择器的工作原理，掌握四选一数据选择器和八选一数据选择器的逻辑表达式。
2. 查找八选一数据选择器74151的管脚图。
3. 写出大、小月检查电路的设计方法，要求是：用4位二进制数0123A A A A 表示一年中的十二个月，从0000～1100为1月到12月，其余为无关状态；用Y 表示大小月份，Y=0为月小（二月也是小），Y=1为月大（7月和8月都是月大）。
4．用两片74151设计一个判断两个2位二进制数是否相等的电路。
5．根据实验内容的要求，完成有关实验电路的设计，拟好实验步骤。
数电实验四——精选推荐
实验四译码器及其应用一、实验目的掌握中规模集成译码器的逻辑功能和使用方法二、实验仪器及材料1.实验仪器设备：双踪示波器、数字万用表、数字电路实验箱2.器件：74LS1383-8线译码器2片译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线—4线、3线—8线和4线—16线译码器。
若有n个输入变量，则有2ⁿ个不同的组合状态，就有2ⁿ个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线—8线译码器74LS138为例进行分析，图3.l（a）、（b）分别为其逻辑图及引脚排列。
其中A2、A1、A0为地址输入端，Y0～Y7为译码输出S2、S3为使能端。
端，S1、表3.1为74LS138功能表S2+S3=0时，器件使能，地址码所指定的输出端有信号（为当S2＝1，S2＋S3＝X 0）输出，其它所有输出端均无信号（全为1）输出。
当S1＝0，S2+S3＝l时，译码器被禁止，所有输出同时为1。
时，或S1＝X，图3.13—8线泽码器74LS138逻辑图及引脚排列表3.1二进制译码器实际上也是负脉冲输出的脉冲分配器。
若利用使能端中的一个输人端输入数据信息，器件就成为一个数据分配器（又称多路分配器），如S2=S3=0，地址码所对应的输出图3.2所示。
若在S1输人端输入数据信息，S2端输入数据信息，令S1=1、S3=0，地址码所是S1数据信息的反码；若从S2端数据信息的原码。
若数据信息是时钟脉冲，则数据分配对应的输出就是器便成为时钟脉冲分配器。
数字电路实验报告4
暨南大学本科实验报告专用纸课程名称数字逻辑电路实验成绩评定实验项目名称中规模集成电路功能测试及应用指导教师实验项目编号0806003804 实验项目类型验证型实验地点学生姓名学号学院电气信息学院系专业实验时间 2013 年 6 月 3日上午～ 6月3日上午温度℃湿度中规模集成电路功能测试及应用一、实验目的1．熟悉数据选择器和译码器的逻辑功能。
2．实现数据选择器和译码器的扩展应用。
二、实验器件、设备和仪器1．双4选1数据选择器74ls1531片 2．双2:4线译码器74ls1392片 3．6反相器74ls04 1片 4．双4输入与非门74ls20 1片 5. 数字信号显示仪6．数字万用表ut56 1台 7. tds－4数字系统综合实验平台芯片引脚图三、实验内容1.验证译码器的逻辑功能（1）静态测试方法测试验证74ls139 中一个2:4线译码器的逻辑功能。
验证步骤：① g、b、a端信号的接实验台逻辑电平开关， 4个译码输出引脚y0~y3接逻辑电平指示灯。
② g、b、a改变引脚、产生8种组合，观测指示灯的显示状态，自拟表格记录测试结果。
③对照74ls139 逻辑真值表，验证芯片74ls139=0时，该译码器才能工作，即?? 为使能端，且低电平有效。
当?? =1只有??时，信号输出端都是高电平。
当芯片使能时，ba输入的编码相应的输出端 ??????为低电平，其余都是高电平。
综上可知，74ls139 具有2:4线译码器的逻辑功能（2）动态测试方法测试验证74ls139 中一个2:4线译码器的逻辑功能。
g，b，a的输入信号直接从可编辑数字波形发生器bcd码中选择，如下所示由上图，可知：=0时， ba输入的编码相应的输出端当????????为低电平，其余都是高电平 =1时，信号输出端都是高电平当??2.逻辑部件的扩展将74ls139双2:4线译码器器扩展为3:8线译码器。
①画出扩展3:8线译码器逻辑图，连接组装逻辑电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验四：时序逻辑电路(集成寄存器和计数器)
一、实验目的：
1．熟悉中规模集成计数器的逻辑功能和使用方法；掌握用集成计数器组成任意模数为M的计数器。
2．加深理解移位寄存器的工作原理及逻辑功能描述；熟悉中规模集成移位寄存器的逻辑功能和使用方法；掌握用移位寄存器组成环形计数器的基本原理和设计方法。
二、知识点提示和实验原理：
㈠计数器：
计数器的应用十分广泛，不仅可用来计数，也可用于分频、定时和数字运算。
计数器种类繁多，根据计数体制不同，计数器可分为二进制计数器和非二进制计数器两大类。
在非二进制计数器中，最常用的是十进制计数器，其他的称为任意进制计数器。
根据计数器的增减趋势的不同，计数器可分为加法计数器和减法计数器。
根据计数脉冲引入方式不同，计数又可分为同步计数器和异步计数器。
在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。
用集成计数器实现任意M进制计数器：一般情况任意M进制计数器的结构分为3类，第一种是由集成二进制计数器构成，第二种为移位寄存器构成的移位寄存型计数器，第三种为集成触发器构成的简单专用计数器。
当M较小时通过对集成计数器的改造即可以实现，当M较大时，可通过多片计数器级联实现。
实现方法：(1)当所需计数器M值小于集成计数器本身二进制计数最大值时，用置数(清零)法构成任意进制计数器；⑵当所需计数器M值大于集成计数器本身二进制计数最大值时，可采用级联法构成任意进制计数器。
常用的中规模集成器件：4位二进制计数器74HC161，十进制计数器74HC160，加减计数器74HC191、74HC193,异步计数器74LS290。
所有芯片的电路、功能表见教材。
㈡寄存器：
寄存器用来寄存二进制信息，将一些待运算的数据、代码或运算的中间结果暂时寄存起来。
按功能划分，寄存器可分为数码寄存器和移位寄存器两大类。
数码寄存器用来存放数码，一般具有接收数码、保持并清除原有数码等功能，电路结构和工作原理郡比较简单。
而移位寄存器除具有存放数码的功能以外，还具备将寄存的数码实现移位的功能，即在时钟脉冲CLK作用下，能够把寄存器中存放的数码依次左移或右移。
由于将二进制数左移一位等于乘2。
右移一位等于除2，因此，移位寄存器可用于二进制数的乘、除运算。
按照所存放数码的输入、输出方式的不同，移位寄存器可有四种工作方式：串行输入、串行输出，串行输入、并行输出，并行输入、串行输出，并行输入、并行输出。
中规模集成4位双向移位寄存器74HC194 ,具有左移、右移、置数、保持和清除功能。
74HC194的功能见教材。
三、 实验内容和实验步骤：
㈠ 实物实验内容：(2、5必做，其余选做)
①试用中规模集成计数器74HC161和与非门74HC00，设计11进制电路，测试4位二进制同步计数器74HC161(异步清除)的逻辑功能，使用同步预置、异步清零两种功能分别进行设计。
要求用数码管显示，并用示波器观察进位输出端的状态。
②试用74HC161与门电路连接成异步六十进制计数器，并用数码管显示。
（数码管要显示的数值为0~59）
③设计一个74194的功能测试电路。
其中CLK 接手控脉冲或1 Hz 方波信号，3210Q Q Q Q 、、、接发光二极管用于显示4位数码，RD 、S 1、S 2、D SL 、D SR 、D 0、D 1、D 2、D 3连接数据开关，作为清零、操作模式控制及数码输入。
④利用移位寄存器74HCl94设计一个能够自启动的4位环形计数器，并测试其输入CLK 和输出Q 1Q 2Q 3Q 4的同步波形图。
⑤用四位双向移位寄存器74HCl94和与非门74HC00设计一个节日彩灯电路。
要求：当输入连续脉冲肘，四个发光二极管(L 1～L 4)右移逐位亮，继而右移逐位灭。
将实现结果绘制状态转换图。
四、 预习要求
1、了解74HC161的逻辑功能、功能表；掌握用已有的计数器设计任意进制计数器的构成方法；了解并行进位和串行进位两种设计方法。
2、了解中规模集成双向移位寄存器74HCl94逻辑功能，熟悉对它进行功能测试的电路；。
用74HC194设计电路。
3．写出检查所选器件逻辑功能的方法、步骤，列出选用器件的逻辑功能。
根据选用的逻辑器件，按照实验任务设计电路，写出有关的逻辑函数式并画出电路图，并标注上管脚。
五、 实验总结、报告分析提示：
1．写出检查给定逻辑器件功能的方法，列出逻辑器件的逻辑功能。
2．简述设计时序逻辑电路的一般过程。
3．用给出的逻辑器件，根据设计要求写出设计过程，并画出设计好的电路图。
4．根据实验电路图，列出实际测试的真值表及有关数据。
六、 思考题：
1．边沿D 型触发器构成的异步三位二进制减法计数器应如何串接?
2．如何判断计数器能否自启动?
3．同步计数器与异步计数器有何区别?计数器与分频器有何区别?
设计所用芯片的管脚图自己查好，并画到预习报告上。
电子实验学习机上的数码管，除了最左边一个需要加74HC47来译码驱动外，其余都内部已经接好了74HC47，所以，可以直接用十进制数码（四位BCD 码）输入，同学做实验时，可以加以利用。