三位二进制减法计数器设计审批稿
二进制计数器设计
二进制计数器设计一、需求分析计数范围：设计一个二进制计数器，要求计数范围从0到N-1（N为二进制数的位数）。
计数方式：计数器应具有加法计数和减法计数两种方式。
控制信号：计数器应接收一个控制信号，用于选择计数方式。
显示输出：计数器的当前计数值应能够通过数码管或其他显示设备输出。
二、逻辑设计触发器选择：选择D触发器作为计数器的核心元件。
D触发器具有在时钟脉冲上升沿或下降沿时存储数据的特点，适合用于二进制计数器的设计。
二进制编码：采用二进制编码表示计数值。
每个触发器存储一位二进制数，所有触发器串联起来即可表示一个完整的二进制数。
控制逻辑电路：设计控制逻辑电路，接收控制信号，根据控制信号选择计数方式。
同时，控制逻辑电路还需产生时钟脉冲信号，用于触发D触发器进行数据存储。
计数器状态：定义计数器的初始状态为0，每次计数操作后，根据计数方式和当前状态确定下一个状态。
若当前状态为0，则加法计数时下一个状态为1，减法计数时下一个状态为N-1；若当前状态为N-1，则加法计数时下一个状态为0，减法计数时下一个状态为N-2。
三、触发器选择选择D触发器作为核心元件，因为D触发器具有在时钟脉冲上升沿或下降沿时存储数据的特点，适合用于二进制计数器的设计。
根据计数的需求，可以选择同步D触发器或异步D触发器。
同步D触发器具有时钟控制的特点，而异步D 触发器则没有时钟控制。
根据实际需求选择合适的触发器类型。
四、二进制编码采用二进制编码表示计数值。
每个触发器存储一位二进制数，所有触发器串联起来即可表示一个完整的二进制数。
根据设计需求确定二进制数的位数N，然后选择合适的触发器数量和连接方式。
同时，需要设计控制电路以实现二进制数的动态编码和解码。
五、控制逻辑电路设计控制逻辑电路是实现二进制计数器的重要环节。
该电路接收控制信号，根据控制信号选择计数方式（加法计数或减法计数）。
同时，控制逻辑电路还需产生时钟脉冲信号，用于触发D触发器进行数据存储。
三位二进制减法计数器与芯片仿真进制减法计数器
目录1 课程设计的目的与作用 01.1课程设计目的 02 所用multisim软件环境介绍 02.1 Multisim软件环境介绍 02.2 Multisim软件界面介绍 (1)3设计任务 (2)3.1设计的总体框图 (2)3.1.1三位二进制减法计数器的总体框图 (2)3.1.2 串行序列信号检测器的总体框图 (2)3.1.3 74193芯片仿真63进制减法计数器原理 (2)3.2设计过程 (2)3.2.1 三位二进制同步减法计数器 (2)3.2.2串行序列信号检测器 (4)3.2.3 74193芯片仿真63进制减法计数器 (5)4实验仪器 (6)4.1三位二进制减法器 (6)4.2串行序列检测器 (6)4.3 74193芯片仿真63进制减法器计数 (6)5仿真结果分析 (6)5.1三位二进制同步减法计数器的电路原理图及结果 (6)5.2串行序列信号检测器电路原理图及结果 (7)5.3 74193芯片仿真63进制减法计数器的电路原理图及结果 (7)6设计总结和体会 (8)7参考文献 (8)1 课程设计的目的与作用1.1课程设计目的1.通过Multisim的仿真设计，掌握Multisim软件的基本使用方法；2.学会在multisim环境下建立电路模型，能进行正确的仿真；3.通过Multisim的仿真，熟练掌握三位二进制同步加法计数器和串行序列检测器电路，10000串行序列检测器电路设计；4.学会分析仿真结果的正确性，与理论计算值进行比较；5.通过课程设计，加强动手，动脑的能力。
2 所用multisim软件环境介绍2.1 Multisim软件环境介绍Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。
它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。
Multisim 10 启动画面图工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。
三位二进制减法计数器(无效态：000,011)数电课程设计.
让我在以后的学习中，一定会继续坚持不懈地学习新兴的专业知识及相关的非专业知识. 由于我的知识浅薄，经验不足及阅历颇浅，因此还有一些细节存在不足在这里希望老师谅解，我一定会再接再厉根据学习的具体要求不断的修改，完善，争取使该以后的课设慢慢趋向完美通过这次课程设计，我们充分体会到了自己设计东西的乐趣和学习交流的重要性，在动手的过程中，不但增强了实践能力，而且在理论上有了更深的认识；懂得了实践与知识结合的重要性，并在以后的学习中不段的提高自己，通过不断的摸索和实践来弥补自己在硬件方面的差距。
我相信，这次实习将使我受益匪浅，我更相信，我会以更热忱的态度去学习并研究这门重要的实践性课程。
7 参考文献 [1] 作者：余孟尝书名：《数字电子技术基础简明教程》出版社：高等教育出版社出版年：2007 年 12 月 [2] 作者：吴翔，苏建峰书名：《Multisim10&Ultiboard 原理图仿真与 PCB 设计》出版社：电子工业出版社出版年：2008 年 1 月 11。
数字电子设计3位2进制同步计数器（约束项：000,010）串行序列信号检测器矩形波发生电路求和电路
数字电⼦设计3位2进制同步计数器（约束项：000,010）串⾏序列信号检测器矩形波发⽣电路求和电路课程设计任务书⽬录1数字电⼦设计部分 (1)1.1课程设计的内容和要求 (1)1.2计数器设计原理 (1)1.2.1三位⼆进制同步计数器状态图（000，010） (1)1.2.2选择触发器、求时钟⽅程、输出⽅程、状态⽅程和结果 (1) 1.2.3逻辑接线图 (4)1.2.4仿真结果 (5)1.3串⾏序列检测器设计原理 (8)1.3.2选择触发器、求时钟⽅程、输出⽅程、状态⽅程和结果 (8) 1.3.3、逻辑接线图 (11)1.3.4.仿真结果 (11)1.4 设计总结和体会 (13)2.模拟电⼦设计部分 (14)2.1课程设计的⽬的 (14)2.2矩形波发⽣器 (14)2.2.1简单原理及性能指标 (14)2.2.2结论 (15)2.2.3矩形波发⽣电路的仿真 (16)(1)仿真电路图 (16)(2)仿真波形及数据 (17)2.2.4结果分析 (22)2.3反相输⼊求和运算电路 (22)2.3.1简单原理及性能指标 (22)2.3.2结论 (23)2.3.3反相输⼊求和电路仿真 (23)图2.3.1反向输⼊求和电路仿真图 (24)(2)仿真结果 (24)图2.3.2仿真结果 (24)2.4误差分析 (24)2.4.1误差因素 (24)2.4.2改进⽅法 (25)2.5.设计总结和体会 (25)3.参考⽂献 (25)1数字电⼦设计部分1.1课程设计的内容和要求（1）了解同步加法计数器⼯作原理和逻辑功能。
（2）掌握计数器电路的分析，设计⽅法及应⽤。
（3）学会正确使⽤JK触发器。
1.2计数器设计原理1.2.1三位⼆进制同步计数器状态图（000，010）0011.2.2选择触发器、求时钟⽅程、输出⽅程、状态⽅程和结果（1）选择触发器由于JK触发器功能齐全、使⽤灵活，故选⽤3个下降沿JK触发器。
（2）求时钟⽅程CP0=CP1=CP2=CP（3）求输出⽅程输出⽅程的卡诺图为：图1.2.1输出⽅程的卡诺图（4）状态⽅程：次态卡诺图：N+1的次态卡诺图为：Q2N+1的次态卡诺图图1.2.2Q2Q1N+1的次态卡诺图为：N+1的次态卡诺图图1.2.3Q1N+1的次态卡诺图为QN+1的次态卡诺图图1.2.4 Q状态⽅程:Q2n+1=+=+=+(5) 驱动⽅程为:===1===(6) 检查能否⾃启动（⽆效状态000、010）000 001010 011所以能⾃启动。
三位二进制减法计数器(无效态：000,011)数电课程设计
成绩评定表课程设计任务书目录1课程设计的目的及作用 (4)2设计任务 (4)3设计过程 (4)3.1三位二进制减法计数器（无效态：000,011） (4)3.2串行序列检测器（检测序列：1010） (6)3.3基于74191芯片仿真设计23进制减法计数器并显示计数过程 (8)4设计仿电路图 (8)4.1三位二进制减法计数器仿真电路图 (8)4.2串行序列检测器仿真电路图 (9)4.3基于74191芯片仿真设计23进制减法计数器仿真电路图 (9)5仿真结果分析 (10)5.1三位二进制减法计数器仿真结果分析 (10)5.2串行序列检测器仿真结果分析 (10)5.3基于74191芯片仿真设计23进制减法计数器仿真结果分析 (10)6设计总结 (10)7参考文献 (11)1课程设计的目的及作用1、了解同步减法计数器工作原理和逻辑功能。
2、掌握串行序列检测器的分析，设计方法及应用。
3、掌握计数器电路的分析，设计方法及应用。
4、学会正确使用JK 触发器。
2设计任务1、三位二进制减法计数器（无效态：000，011）2、串行序列检测器（检测序列：1010）3、基于74191芯片仿真设计23进制减法计数器并显示计数过程3设计过程3.1三位二进制减法计数器（无效态：000,011）1、状态图001 010 100 101 110 1112、选择的触发器名称:选用三个CP 下降沿触发的边沿JK 触发器3、状态方程三位二进制同步减法计数器次态卡诺图如图1.3.1.1所示：n nQ图3.1.1 三位二进制同步减法计数器次态卡诺图Q 2n+1的卡诺图：nnQ图3.1.2 Q 2n+1 的卡诺图Q 1n+1的卡诺图：n nQ 2图3.1.3 Q 1n+1的卡诺图Q 0n+1的卡诺图：n nQ图3.1.4 Q 0n+1的卡诺图 由卡诺图得出状态方程为：Q 0n+1=Q 1n Q 0n ̅̅̅̅+Q 2n ̅̅̅̅ Q 0n Q 1n+1=(Q 0n ̅̅̅̅+Q 2n ̅̅̅̅)Q 1n ̅̅̅̅+Q 0n Q 1nQ 2n+1=Q 0n +Q 2n Q 1n4、驱动方程J 0=Q 1n J 1=Q 2n Q 0n ̅̅̅̅̅̅̅̅ J 2=Q 0n K 0=Q 2n K 1=Q 0n ̅̅̅̅ K 2=Q 0n ̅̅̅̅ Q 1n ̅̅̅̅5、时钟方程 CP =CP 0=CP 1=CP 26、检查能否自启动/0 /0001 000 111(有效状态)可以自启动7、实验结果：111（灯：亮亮亮） 110（灯：亮亮灭） 101（灯：亮灭亮）100（灯：亮灭灭） 010（灯：灭亮灭） 001（灯：灭灭亮）3.2串行序列检测器（检测序列：1010）1、最简状态图图3.2.1最简状态图2、选择的触发器名称:选用两个CP 下降沿触发的边沿JK 触发器3、输出方程: Y =X ̅ Q 1n Q 0n ̅̅̅̅4、状态方程三位二进制同次态卡诺图：n nQ 2图3.2.2 三位二进制同步减法计数器次态卡诺图Y 的卡诺图：n n图 3.2.3 Y 的卡诺图Q 1n+1的卡诺图：Q 1n Q 0n图3.2.4 Q 1n+1的卡诺图Q 0n+1的卡诺图：Q nQ n图3.2.5 Q 0n+1的卡诺图由卡诺图得出状态方程为：Y =X ̅Q 1n Q 2n ̅̅̅̅ Q 1n+1=X ̅Q 1n ̅̅̅̅Q 0n +XQ 1n Q 0n Q 0n+1=Q 1n ̅̅̅̅Q 0n +XQ 1n ̅̅̅̅ Q 0n ̅̅̅̅+XQ 1n Q 0n ̅̅̅̅5、驱动方程J 0=X J 1=X ̅Q 0nK 0=Q 1n K 1=Q 0n X̅̅̅̅̅̅6、时钟方程 CP =CP 0=CP 17、实验结果 ：按1010顺序输入信号，并在每个输入信号来时都给一个脉冲，实验结果分别为： 000（灯：灭灭灭）010（灯：灭亮灭）110（灯：亮亮灭）101（灯：亮灭亮）（按Q 1n Q 0nY 顺序）3.3基于74191芯片仿真设计23进制减法计数器并显示计数过程1、写出S N 的二进制代码S N =S 23=101112、求归零逻辑P N =P 12=Q 4n Q 2n Q 1n Q 0nCR ̅̅̅̅=CT/LD ̅̅̅̅̅̅̅̅̅̅̅̅=P N ̅̅̅̅=P 23̅̅̅̅=Q 4n Q 2n Q 1n Q 0n ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅4、异步置数的值23−1=22 （22）10=（10110）24设计仿电路图4.1三位二进制减法计数器仿真电路图图4.1.1三位二进制减法计数器电路图DCD_HEX_BLUE4.2串行序列检测器仿真电路图图4.2.1串行序列检测器电路图4.3基于74191芯片仿真设计23进制减法计数器仿真电路图图4.3.1基于74191芯片仿真设计23进制减法计数器5 VX2X3U95仿真结果分析5.1三位二进制减法计数器仿真结果分析111（灯：亮亮亮） 110（灯：亮亮灭） 101（灯：亮灭亮）100（灯：亮灭灭） 010（灯：灭亮灭） 001（灯：灭灭亮）显示屏：7 6 5 4 2 15.2串行序列检测器仿真结果分析按1010顺序输入信号，并在每个输入信号来时都给一个脉冲，实验结果分别为：000（灯：灭灭灭）010（灯：灭亮灭）110（灯：亮亮灭）101（灯：亮灭亮）（按Q1n Q0n Y顺序）5.3基于74191芯片仿真设计23进制减法计数器仿真结果分析显示屏：16 15 14 13 12 11 10 0F 0E 0D 0C 0B 0A 09 08 0706 05 04 03 02 01 006设计总结通过本次设计，我系统的学习了multisim软件。
模电、数电课程设计
1 数字电子设计部分1.1 课程设计的目的与作用数字逻辑电路是实践性很强的一门学科，通过实践可以大大提高学生的理论水平和实际动手能力。
通过本次课程设计，使学生能够巩固已学专业基础课的理论知识，锻炼学生的实践动手能力，培养学生对电子电路的设计能力，加强学生在分析问题、解决问题能力上的训练和培养，为启发学生的创新意识和培养创新能力起到重要的作用，为其专业学习研究打下良好的基础。
同时培养学生科学实验研究的认真精神，使之明白理论与实践的紧密联系，使其养成良好的作业习惯，为其以后的工作研究打下良好的基础。
时序电路，触发器，序列发生器，是数电技术的基础，熟练掌握其工作特性才能为其以后在数电上的发展打下基础。
1.2设计任务1.利用在理论课上所学到的知识，结合对数字电子器件的认识，利用JK触发器，各种逻辑门电路设计出以010、001为无效态的三位二进制同步减法计数器。
并检查能否自启动，检查完毕，搭接电路，进行验证。
2. 利用JK触发器，各种逻辑门电路设计出串行序列发生电路，使其发生100111序列，并检查能否自启动，检查完毕，搭接电路，进行验证。
1.3 三位同步二进制减法计数器电路设计1.3.1抽象状态图获得驱动方程1.已知三位同步二进制减法计数器的无效状态为010、001，则抽象出状态图为1.3.1三位二进制减法计数器状态图2.根据三位同步二进制减法计数器状态图可得输出状Y的次态卡诺图。
1.3.2输出状态Y的卡诺图3.将输出状Y的次态卡诺图分解可得Q2n+1Q1n+1Qn+1的次态卡诺图。
1.3.3输出状态Q2n+1次态图1.3.4输出状态Q1n+1次态图1.3.5输出状态Q0n+1次态图4.根据图1.3.2、1.3.3、1.3.4、1.3.5中的输出状态Y及Q2n+1Q1n+1 Qn+1的次态卡诺图，可分别得到三位同步二进制减法计数器的输出状态Y的状态方程和三个JK触发器的驱动驱动方程。
状态方程 Q2n+1=nQnQ2+nQnQ1nQ2Q 1n+1=nQnQ1+nQnQ2nQ1Q 0n+1=nQ2nQ1nQ则驱动方程为J 2 =nQJ1=nQJ=nQ2nQ1K 2=nQnQ1K1=nQnQ2K0=11.3.2根据驱动方程画出电路图由于我们做的是三位同步二进制减法计数器，所以设计的电路所需的脉冲CP1=CP2=CP3=CP,所以选用一个就可以了。
三位二进制减法计数器(无效态：000,100)课程设计综述
成绩评定表学生姓名’班级学号专业课程设计题目数字电子课程设计评语组长签字：成绩日期20 年月日课程设计任务书学院信息科学与工程专业学生姓名班级学号课程设计题目 1.三位二进制减法计数器（无效态：000，100）2、串行序列检测器（检测序列：1011）3.基于74191芯片仿真设计243进制减法计数器并显示计数过程实践教学要求与任务:1)采用实验箱设计、连接、调试无效态为000、100的三位二进制计数器。
2)采用multisim 仿真软件设计、连接、调试检测序列1011的串行序列检测器。
3)采用multisim 仿真软件设计、连接、调试基于74191芯片的243进制减法计数器。
4)采用multisim 仿真软件建立复杂的计数器电路模型；5)对电路进行理论分析；6)在multisim环境下分析仿真结果，给出仿真时序图；7)撰写课程设计报告。
工作计划与进度安排:第1天：1. 布置课程设计题目及任务。
2. 查找文献、资料，确立设计方案。
第2-3天：在实验室中设计、连接、调试三位二进制计数器、串行序列检测器及23进制减法计数器电路。
第4天：1. 安装multisim软件，熟悉multisim软件仿真环境。
在multisim环境下建立电路模型，学会建立元件库。
2. 对设计电路进行理论分析、计算。
3. 在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。
第5天：1. 课程设计结果验收。
2. 针对课程设计题目进行答辩。
3. 完成课程设计报告。
指导教师：2013年6月日专业负责人：2013 年月日学院教学副院长：2013 年月日目录1 Multisim软件环境介绍： (4)2 课程设计的目的与作用 (5)3 课程设计的任务 (6)4 三位二进制减法计数器的设计（无效态：000，100） (6)4.1 三位二进制减法计数器的设计原理 (6)4.2 三位二进制减法计数器的设计过程 (6)5 串行序列检测器设计过程（检测序列：1011） (10)5.1 检测器的原理： (10)5.2 检测器的设计过程： (11)6 基于74191芯片仿真设计243进制减法计数器并显示计数过程 (17)6.1 设计原理： (17)6.2 设计过程： (17)7 设计总结和体会 (19)8 参考献文 (20)1 Multisim软件环境介绍：Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。
三位二进制同步计数器(无效态000 100)和串行序列发生电路设计(检测序号0100)综述
课程设计任务书目录1 数字电子设计部分 (1)1.1程序设计的目的与作用 (1)1.2课程设计的任务 (1)1.3 三位同步二进制加法器和串行序列发生电路设计 (1)1.3.1三位二进制同步加法器设计电路的理论分析 (1)1.3.2串行序列发生电路设计 (8)1.4设计总结和体会 (13)1.5参考文献 (13)2 模拟电子设计部分 (14)2.1设计课程的目的与作用 (14)2.2 设计任务、及所用multisim软件环境介绍 (14)2.3 电路模型的建立 (14)2.3.1比例运算电路Multisim仿真 (14)2.3.2三运放数据放大器Multisim仿真 (16)2.3.3求和电路Multisim仿真 (16)2.3.4积分电路Multisim仿真 (17)2.4 理论分析及计算 (17)2.4.1比例运算电路的设计分析 (17)2.4.2三运放数据放大器的设计分析 (19)2.4.3求和电路的设计分析 (19)2.4.4积分电路的设计分析 (19)2.5 仿真结果分析 (20)2.5.1比例运算电路的Multisim结果仿真分析 (20)2.5.2、三运放数据放大器的Multisim结果仿真分析 (21)2.5.3求和电路的Multisim结果仿真分析 (23)2.5.4积分电路的Multisim结果仿真分析 (23)2.6设计总结和体会 (24)2.7 参考文献 (24)1 数字电子设计部分1.1程序设计的目的与作用1.1.1了解同步计数器和串行序列发生电路设计的原理和逻辑功能。
1.1.2掌握同步计数器和串行序列发生电路的分析、设计方法及应用。
1.2课程设计的任务1.2.1三位二进制同步计数器1.2.2串行序列发生电路设计1.3 三位同步二进制加法器和串行序列发生电路设计1.3.1三位二进制同步加法器设计电路的理论分析（1）因为无效态是000，100画出状态图如下：（2）画时序图如下：CPQQ1Q2（2）选择触发器，求时钟方程和状态方程○1选择触发器由于JK触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发的边沿JK触发器。
数字电子设计3位2进制同步计数器(约束项：000,010) 串行序列信号检测器 矩形波发生电路 求和电路.
课程设计任务书目录1数字电子设计部分 (1)1.1课程设计的内容和要求 (1)1.2计数器设计原理 (1)1.2.1三位二进制同步计数器状态图（000，010） (1)1.2.2选择触发器、求时钟方程、输出方程、状态方程和结果 (1)1.2.3逻辑接线图 (4)1.2.4仿真结果 (5)1.3串行序列检测器设计原理 (8)1.3.2选择触发器、求时钟方程、输出方程、状态方程和结果 (8)1.3.3、逻辑接线图 (11)1.3.4.仿真结果 (11)1.4 设计总结和体会 (13)2.模拟电子设计部分 (14)2.1课程设计的目的 (14)2.2矩形波发生器 (14)2.2.1简单原理及性能指标 (14)2.2.2结论 (15)2.2.3矩形波发生电路的仿真 (16)(1)仿真电路图 (16)(2)仿真波形及数据 (17)2.2.4结果分析 (22)2.3反相输入求和运算电路 (22)2.3.1简单原理及性能指标 (22)2.3.2结论 (23)2.3.3反相输入求和电路仿真 (23)图2.3.1反向输入求和电路仿真图 (24)(2)仿真结果 (24)图2.3.2仿真结果 (24)2.4误差分析 (24)2.4.1误差因素 (24)2.4.2改进方法 (25)2.5.设计总结和体会 (25)3.参考文献 (25)1数字电子设计部分1.1课程设计的内容和要求（1）了解同步加法计数器工作原理和逻辑功能。
（2）掌握计数器电路的分析，设计方法及应用。
（3）学会正确使用JK触发器。
1.2计数器设计原理1.2.1三位二进制同步计数器状态图（000，010）0011.2.2选择触发器、求时钟方程、输出方程、状态方程和结果（1）选择触发器由于JK触发器功能齐全、使用灵活，故选用3个下降沿JK触发器。
（2）求时钟方程CP0=CP1=CP2=CP（3）求输出方程输出方程的卡诺图为：图1.2.1输出方程的卡诺图（4）状态方程：次态卡诺图：N+1的次态卡诺图为：Q2N+1的次态卡诺图图1.2.2Q2Q1N+1的次态卡诺图为：N+1的次态卡诺图图1.2.3Q1N+1的次态卡诺图为QN+1的次态卡诺图图1.2.4 Q状态方程:Q2n+1=+=+=+(5) 驱动方程为:===1===(6) 检查能否自启动（无效状态000、010）000 001010 011所以能自启动。
3位2进制同步计数器(约束项：000,010)
这种反相输入求和电路的优点是，当改变某一输入回路的电阻时，仅仅改变输出电压与该路输入电压之间的比例关系，对其他各路没有影响，因此调节起来比较灵活方便，另外，由于“虚地”，因此，加在集成运放输入端的巩膜电压很小。
2.3.3反相输入求和电路仿真
(1)仿真电路图
图2.3.1反向输入求和电路仿真图
(2)仿真结果
2.2.2结论
分析：假设t=0时，电容C上的电压uc=0，且uo=uz，则此时u+= ，此时输出电压uz将通过电阻R向电容C充电，使uC升高。当uC=u-=u+时，滞回比较器的输出端将发生跳变，由高电平跳变为低电平使uo=-uZ，则此时u+= ，电容C将通过R放电使uC降低，当uC= u-=u+时，uo=+uZ，以后重复上述变化。
1.3
1/0
S00/0S10/0S21/0S3
1/01/00/0
0/1
1.3.2选择触发器、求时钟方程、输出方程、状态方程和结果
（1）选择触发器
由于JK触发器功能齐全、使用灵活，故选用2个下降沿JK触发器。
（2）求时钟方程
CP0=CP1=CP
（3）求输出方程
输出方程的卡诺图为：
图1.3.1输出方程的卡诺图
图2.3.2仿真结果
理论值：Uo=－Rf/R1×U1－Rf/R2×U2－Rf/R3×U3=－8.5599V
3位2进制同步计数器(无效态)
课程设计任务书目录1 数字电子设计部分 (2)1.1课程设计的目的 (2)1.2设计的总体框图 (2)1.3设计过程 (2)1.4设计的逻辑电路图 (5)1.5设计的电路原理图 (6)1.6实验仪器 (6)1.7实验结论 (7)1.8参考文献 (7)2 模拟电子设计部分 (8)2.1.1设计目的 (8)2.1.2设计的作用 (8)2.2 设计任务、及所用multisim软件环境介绍 (8)2.2.1设计任务 (8)2.2.2multisim软件环境介绍及使用 (8)2.3 电路模型的建立 (10)2.3.1反相加法运算电路图 (10)2.3.2同相加法运算电路图 (11)2.3.3减法运算电路图 (11)2.3.4积分电路 (11)2.4 理论分析及计算 (12)2.4.1反相加法运算电路 (12)2.4.2同相加法运算电路 (13)2.4.3 减法运算电路 (13)2.4.4积分运算电路 (14)2.5 仿真结果分析 (16)2.6 设计总结和体会 (17)2.7参考文献 (17)1 数字电子设计部分1.1课程设计的目的1、了解同步计数器的工作原理和逻辑功能2、理解同步计数器的适用3、熟练应用同步计数器制作脉冲序列发生器1.2设计的总体框图CPY 1.3设计过程2n Q1n Qn QY状态方程10000010210n n n n n n n n Q J Q K Q Q Q Q Q Q +=+=+1111110110n n n nn n Q J Q K Q Q Q Q +=+=+1222221212n n n n n n n Q J Q K Q Q Q Q Q +=+=+102012n n n n n Y Q Q Q Q Q Q =∙驱动方程01n J Q =10n J Q = 21n J Q =021n n K Q Q = 11K = 21n K Q =状态图010101→ 有效状态111000→ 有效状态1.6实验仪器教学实验平台74LS112 2块74LS00 1块74LS10 1块1.7实验结论⑴查线法由于在实验中大部分故障都是由于布线错误引起的，因此，在故障发生时，复查电路连线为排除故障的有效方法。
三位二进制减法计数器真值表
三位二进制减法计数器真值表在计算机科学和数字电子技术中，二进制是一种常用的计数系统。
它由两个数字0和1组成，可以用来表示数字、字符和其他信息。
在许多计算机中，使用二进制进行加法和减法运算是非常常见的。
而二进制减法是通过将减数与被减数相减得到差值的过程。
为了进行二进制减法运算的实现，我们可以使用一个二进制减法计数器。
这个计数器可以将两个二进制数相减，并输出差值。
一个三位二进制减法计数器由三个二进制位构成，每个位可以取0或1的值。
这样的计数器可以表示从0到7之间的数字范围。
下面是一个三位二进制减法计数器的真值表：被减数（A）减数（B）差值（D）000 000 000001 000 001010 000 010011 000 011100 000 100101 000 101110 000 110111 000 111000 001 111001 001 000010 001 001011 001 010 100 001 011 101 001 100 110 001 101 111 001 110 000 010 110 001 010 111 010 010 000 011 010 001 100 010 010 101 010 011 110 010 100 111 010 101 000 011 101 001 011 110 010 011 111 011 011 000 100 011 001 101 011 010 110 011 011 111 011 100000 100 011 001 100 100 010 100 101 011 100 110 100 100 111 101 100 000 110 100 001 111 100 010 000 101 010 001 101 011 010 101 100 011 101 101 100 101 110 101 101 111 110 101 000 111 101 001 000 110 001 001 110 010 010 110 011 011 110 100 100 110 101101 110 110110 110 111111 110 000000 111 000001 111 001010 111 010011 111 011100 111 100101 111 101110 111 110111 111 111在这个真值表中，被减数（A）和减数（B）分别取0和1的所有情况下，都列出了对应的差值（D）。
三位二进制同步减法计数器
1 三位二进制同步减法计数器的设计(000、010)1.1 课程设计的目的1、学会利用触发器和逻辑门电路，实现六进制同步减法计数器的设计2、学会掌握并能使用常用芯片74LS112、74LS08芯片的功能3、学会使用实验箱、使用软件画图4、了解计数器的工作原理1.2 设计的总体框图1.3 设计过程1逻辑抽象分析CP为输入的减法计数脉冲，每当输入一个CP脉冲，计数器就减一个1，当不够减时就向高位借位，即输出借位信号。
当向高位借来1时应当为8，减一后为7。
状态图中，状态为000输入一个CP脉冲，不够减，向高位借1当8，减1后剩7，计数器的状态应由000转为111，同时向高位输出借位信号，总体框图中C为借位信号。
2状态图状态000、010为无效状态，据分析状态图为：/0 /0 /0 /0 /0001011100101110111/13 选择触发器，求时钟方程、输出方程和状态方程● 选择触发器由于状态数M=6，触发器的个数n 满足122n n M -≤≤，故n 的取值为3。
选用3个下降沿触发的JK 触发器。
● 求时钟方程因为是同步，故012CP CP CP CP ===● 求输出方程1.3.1 输出C 的卡诺图根据输出C 的卡诺图可得输出方程为C=Q 2n Q 1n● 求状态方程计数器的次态的卡诺图为1.3.2 次态210n n nQ Q Q 的卡诺图各个触发器的次态卡诺图如下：1.3.3 2nQ 次态卡诺图1.3.4 1n Q 的次态卡诺图1.3.5 0nQ 的次态卡诺图根据次态卡诺图可得次态方程为：Q 2n+1=Q 1n Q 0n +Q 2n Q 1nQ 1n+1= Q 1n Q 0n + Q 2n Q 1n + Q 2n Q 1n Q 0n Q 0n+1 =Q 2n +Q 0n4 求驱动方程Q 2n+1 =Q 1n Q 2n + Q 0n Q 1n Q 2n Q 1n+1=Q 0n Q 2n Q 1n +Q 0n Q 2n Q 1n Q 0n+1=Q 2n Q 0n +Q 2n Q 0n驱动方程是：J 0 = Q 2n K 0 =Q 2n J 1 =Q 0n Q 2n K 1= Q 0n Q 2J 2 = Q 1n K 2=Q 0n Q 1n5 检查是否能自启动将无效状态100、101分别代入输出方程、状态方程进行计算，结果如下：/0 /0000 111 010 001而000、010都是有效状态，故设计的电路能够自启动。
三位二进制同步减法计数器[1]
![三位二进制同步减法计数器[1]](https://img.taocdn.com/s3/m/42749d5b02768e9951e738a7.png)
目录1、设计任务与要求 (3)2、方案设计与论证 (3)2.1 基本原理 (3)2.2 设计过程 (3)3、总原理图及元器件清单 (6)3.1 原理图 (6)3.2 原件清单 (7)4、实验结果 (8)5、结论与心得 (11)6、参考文献 (12)成绩评定表 (12)课程设计任务书 (14)3位二进制同步减法计数器1、设计任务与要求设计一个3位二进制同步减法计数器（无效状态为001 100）2、方案设计与论证2.1 基本原理计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。
计数器不仅有加法计数器，也有减法计数器。
一个计数器如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。
同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的图（1）2.2 设计过程2.2.1 状态图000 111 110 101 011 010图（2）2.2.2 卡诺图00 01 11 10111 xxx 010 000 xxx011110101图（3）00 01 11 10 1 x 0 0 x11图（4）00 01 11 101 x 1 1 x110 1Q 1nQ 0n Q 2nQ 1nQ 0n Q 2n0 1Q 1n+1的卡诺图Q 1nQ 0nQ 2n 0 1图（5）00 01 11 101 x 0 0 x11图（6）2.2.3 状态方程与驱动方程状态方程:12n Q +=1n Q2n Q+1n Q2n Q11n Q +=1nQ +0n Q1nQ10n Q +=2n Q 0n Q +0nQ 1nQ +1nQ 0n Q驱动方程：J 2=1nQ K 2=1nQJ 1=1 K 1=0nQ J 0=2n Q1n Q K 0=1nQ2.2.4 电路图Q 1nQ 0nQ 2n0 1图（7）实验结果可通过数字显示器的数字变化检验，较直观易懂，容易验证电路是否正确。
异步三位二进制减法计数器
异步三位二进制减法计数器
若计数脉冲只加到部分触发器的时钟输入端上，而部分触发器的触发信号由其他触发器的输出用作时钟脉冲，各触发器的翻转有先有后的二进制计数器称为异步二进制计数器。
每输入一个脉冲，就进行减1运算的计数器称为减法计数器，也称为递减计数器。
异步二进制计数器结构简单，但速度较慢（只能逐级翻转）。
异步三位二进制减法计数器的电路组成，见图示
逻辑关系表
时序图
工作过程
（1）计数器工作前应先清零，初始状态为000。
（2）当第1个CP脉冲到来后，FF0的状态由0变1。
FF2 、FF1的状态翻转，由0变1。
计数器状态为111。
（3）当第2个CP脉冲到来后，只有FF0的状态由1变0。
FF2、FF1保持原态不变。
计数器状态为110。
（4）当第3个CP脉冲到来后，FF0的状态由0变1。
FF1状态由1翻转为0，FF2保持原态不变。
计数器状态为101。
（5）当第4个CP脉冲到来后，则FF0的状态由1变0。
FF1、FF2保持原态不变。
计数器状态为100。
（6）当第5个CP脉冲到来后，三个触发器均翻转，计数器状态为011。
（7）当第6个CP脉冲到来后，则FF0的状态由1变0。
FF2、FF1保持原态不变。
计数器状态为010。
（8）当第7个CP脉冲到来后，FF0的状态由0变1。
FF1状态由1翻转为0，FF2保持原态不变。
计数器状态为001。
如再送入一个CP脉冲，计数恢复为000。
状态表。
三位同步二进制减法计数器：1) OTL互补对称电路 2) OTL甲乙类互补对称电路 复合管OCL甲乙类互补对称电路
课程设计任务书目录1 数字电子设计部分 (1)1.1课程设计目的 (1)1.2 课程设计的任务 (1)1.2.1实验题目描述： (1)1.2.2实验要求: (1)1.3串行序列序列检测电路设计 (2)1.4 二进制同步二进制减法（无效状态 000 110） (4)1.5 实验仪器 (7)1.6设计体会 (7)1.7参考文献 (8)2.1 课程A设计的目的与作用 (9)2.1.1课程设计的目的与作用 (9)2.2.1课程设计的任务与要求 (10)2.2.2 Multisim软件环境介绍 (10)2.3 电路模型的建立 (14)2.4理论分析及计算 (15)2.4.1 乙类互补对称功率放大电路（OTL电路） (15)2.4.2 甲乙类互补对称电路（OTL电路）： (16)2.4.3 复合管组成的互补对称放大电路: (17)2.5仿真结果分析 (19)2.6 设计总结和体会 (21)2.7 参考文献 (21)1 数字电子设计部分1.1课程设计目的课程设计师某门课程的总结性教学环节，会死培养学生综合运用本门课程及有关选修课的基本知识去解决某一实际问题的训练，加深课程知识的理解。
在真个教计划中，它起着培养学生独立工作能力的重要作用。
通过本课程设计，主要训练和培养学会的以下能力：1．查阅资料：搜集与本设计有关部门的资料（包括从发表的文献中和从生产现场中搜集）的能力；2. 方案的选择：树立吗，既考虑技术上的先进性与可行性，又考虑经济上的合理性，并注意提高分析和解决实际问题的能力；3. 迅速准确的进行工程计算的能力，计算应用能力；4. 用简洁的文字，清晰的图表来表述自己设计思想的能力；5．学会使用数字电子实验平台；6．熟悉各个芯片和电路的接法；7. 熟练掌握设计触发器的算法；8. 懂得基本数字电子电路的功能，会分析，会设计；1.2 课程设计的任务1.2.1实验题目描述：本次课程设计师设计一个三位同步二进制减法计数器,串行序列序列检测器，从而实现减法器进行运算。
三位二进制减法计数器的设计
目录1设计目的与作用设计目的及设计要求按要求设计三位二进制减法计数器（无效状态001，011）及用 74161 组成 227 进制同步计数器并显示，增强对数字电子技术的认识，稳固讲堂上学到的知识，认识计数器，并且增强对软件 multisim 的认识。
设计作用multisim 仿真软件的使用，能够使我们对计数器及串行检测器有更深的理解，并且学会剖析仿真结果，与理论结果作比较。
增强了自我着手动脑的能力。
2设计任务1.三位二进制减法计数器（无效状态001， 011）组成 227 进制同步计数器并显示3三位二进制减法计数器的设计设计原理设计一个三位二进制减法计数器（无效状态001，011）000/0010/0100/0101/0110/0111/1摆列 Q2n Q1n Q0n图状态图设计过程a．选择触发器因为 JK触发器的功能齐备，使用灵巧，在这里采纳 3 个 CP上涨沿触发的边缘JK触发器。
b．求时钟方程采纳同步方案，故取CP CP CP CP01 2c．求状态方程由所示状态图可直接画出电路次态Q2n+1Q1n+1Q0n+1卡诺图。
再分解开便能够获得如图各触发器的卡诺图。
n nQ1 Q0Q n2000111100111xxx xxx0001010*********图次态 Q2n+1 Q1n+1Q0n+1卡诺图n nQ1 Q0Q2n0001111001x x0 1011 1图 Q2n+1的卡诺图Q 0 1Qn nQ1 Q0n2000111101x x01010图 Q1n+1的卡诺图n nQ1 Q0n00 01 11 1020 1 x x 01 0 0 0 1图 Q0n+1的卡诺图状态方程：Q2n 1 Q2n Q1n Q2n Q1n Q0n（1）Q n 1 Q n Q n Q n Q n（ 2）1 1 0 1 0Q0n 1 Q2n Q1n Q 2n Q1n Q0n（ 3）（ 2）求驱动方程JK 触发器的特征方程为Q n 1J Q n KQ nJ0Q2Q1 , K 0Q2n Q1nJ1K 1Q0nJ 2Q1n Q0n， K 2Q1n Q0n（ 3）画逻辑电路图采纳触发器，写出时钟方程，输出方程，驱动方程，便能够画出以下图的逻辑电路图。
数电课设三位同步二进制减法器串行序列检测电路设计
目录1 .数字电子课程设计的目的与作用 (1)2 .课程设计的任务 (1)3. 三位同步二进制减法器 (1)3.1. 三位同步二进制减法器设计电路的理论分析 (1)3.1.1原始状态图的建立： (1)3.1.2卡诺图 (2)3.1.3时钟方程、输出方程和状态方程： (3)3.1.4无效状态的判断 (4)3.2. 三位同步二进制减法器设计电路 (4)3.3.三位同步二进制减法器的仿真结果 (5)4.串行序列检测电路设计 (8)4.1.串行序列检测电路设计电路的理论分析 (8)4.1.1原始状态图的建立： (8)4.1.2卡诺图 (9)4.1.3时钟方程、输出方程和状态方程： (10)4.2.串行序列检测设计电路 (10)4.3串行序列检测器的仿真结果 (11)5.用数据选择器实现函数F=AB+BC+CA (13)5.1用数据选择器实现函数F=AB+BC+CA的电路设计 (13)5.1.1选择数据译码器 (13)5.1.2写标准与非—与非表达式 (13)5.1.3确定数据选择器输入变量的表达式 (13)5.2用数据选择器实现函数F=AB+BC+CA的设计电路 (14)5.3实验结论 (14)6.设计总结和体会 (14)7.参考文献 (15)1 .数字电子课程设计的目的与作用随着科技的进步和社会的发展，数字电路在各种电器中的应用越来越广泛。
0、1代码的简易变换能够实现复杂的逻辑功能使得数字电路的实现效率很高。
课程设计的目的是通过实际设计并搭建一些简易但典型的数字电路来加深对各逻辑器件逻辑功能的理解。
课程设计能够使我们更进一步理解课堂上所学的理论知识，同时又能锻炼我们的动手能力和分析问题解决问题的能力。
2 .课程设计的任务利用所学的数字电路的理论知识，用ＪＫ触发器、74LS00、74LS08等逻辑门在数字电路系统上设计并搭建000、010为无效状态的三位同步二进制减法器以及串行序列1001的检测电路，注意检查其中的无效状态能否自行启动，若不能自启进行相应的逻辑修改，直至符合设计要求。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
三位二进制减法计数器设计YKK standardization office【 YKK5AB- YKK08- YKK2C- YKK18】目录1课程设计的目的与作用1．了解同步计数器，序列信号发生器和N进制计数器工作原理；2．掌握计数器电路的分析，设计方法及应用；3．掌握序列信号发生器的分析，设计方法及应用；4．掌握N进制计数器的分析，设计方法及应用；5．学会正确使用JK触发器。
2 设计任务、及所用multisim软件环境介绍设计任务减法计数器1. 设计一个循环型3位2进制减法计数器，其中无效状态为（001，110）。
2. 根据同步计数器原理设计减法器的电路图。
3. 根据电路原理图使用Multisim进行仿真。
4. 将电路图进行实际接线操作。
5. 检查无误后，测试其功能。
1.2.2串行序列信号发生器1.设计一个序列信号发生器，其中信号序列为（101100）。
2.根据序列发生器原理设计发生器的原理图。
3.根据电路原理图使用Multisim进行仿真。
24进制计数器1. 用集成芯片设计一个24进制计数器2. 根据设计原理设计计数器原理图3. 根据电路原理图使用Mltisim仿真multisim软件环境介绍第一节 Multisim概貌软件以图形界面为主，采用菜单、工具栏和热键相结合的方式，具有一般Windows应用软件的界面风格，用户可以根据自己的习惯和熟悉程度自如使用。
一、Multisim的主窗口界面。
启动Multisim 12后，将出现如图所示的界面。
图 multism 12启动后所示界面界面由多个区域构成：菜单栏，各种工具栏，电路输入窗口，状态条，列表框等。
通过对各部分的操作可以实现电路图的输入、编辑，并根据需要对电路进行相应的观测和分析。
用户可以通过菜单或工具栏改变主窗口的视图内容。
二、菜单栏菜单栏位于界面的上方，通过菜单可以对Multisim的所有功能进行操作。
不难看出菜单中有一些与大多数Windows平台上的应用软件一致的功能选项，如File，Edit，View，Options，Help。
此外，还有一些EDA软件专用的选项，如Place，Simulation，Transfer以及Tool等。
1. File File菜单中包含了对文件和项目的基本操作以及打印等命令。
2. Edit Edit命令提供了类似于图形编辑软件的基本编辑功能，用于对电路图进行编辑。
3．View 通过View菜单可以决定使用软件时的视图，对一些工具栏和窗口进行控制。
4．Place 通过Place命令输入电路图。
5．Simulate 通过Simulate菜单执行仿真分析命令。
6．Transfer菜单 Transfer菜单提供的命令可以完成Multisim对其它EDA 软件需要的文件格式的输出。
7．Tools Tools菜单主要针对元器件的编辑与管理的命令。
8．Options 通过Option菜单可以对软件的运行环境进行定制和设置。
9．Help Help菜单提供了对Multisim的在线帮助和辅助说明。
三、工具栏Multisim 提供了多种工具栏，并以层次化的模式加以管理，用户可以通过View 菜单中的选项方便地将顶层的工具栏打开或关闭，再通过顶层工具栏中的按钮来管理和控制下层的工具栏。
通过工具栏，用户可以方便直接地使用软件的各项功能。
顶层的工具栏有：Standard工具栏、Design工具栏、Zoom工具栏，Simulation 工具栏。
1．Standard工具栏包含了常见的文件操作和编辑操作，如下图所示：2．Design工具栏作为设计工具栏是Multisim的核心工具栏，通过对该工作栏按钮的操作可以完成对电路从设计到分析的全部工作，其中的按钮可以直接开关下层的工具栏：Component中的Multisim Master工具栏，Instrument工具栏。
（1）作为元器件（Component）工具栏中的一项，可以在Design工具栏中通过按钮来开关Multisim Master工具栏。
该工具栏有14个按钮，每个每一个按钮都对应一类元器件，其分类方式和Multisim元器件数据库中的分类相对应，通过按钮上图标就可大致清楚该类元器件的类型。
具体的内容可以从Multisim的在线文档中获取。
（2）Instruments工具栏集中了Multisim为用户提供的所有虚拟仪器仪表，用户可以通过按钮选择自己需要的仪器对电路进行观测。
3．用户可以通过Zoom工具栏方便地调整所编辑电路的视图大小。
4．Simulation工具栏可以控制电路仿真的开始、结束和暂停。
第二节 Multisim对元器件的管理Multisim以库的形式管理元器件，通过菜单Tools/ Database Management打开Database Management（数据库管理）窗口（如下图所示），对元器件库进行管理。
图元件库界面在Database Management窗口中的Daltabase列表中有两个数据库：Multisim Master和User。
其中Multisim Master库中存放的是软件为用户提供的元器件，User是为用户自建元器件准备的数据库。
用户对Multisim Master数据库中的元器件和表示方式没有编辑权。
第三节输入并编辑电路输入电路图是分析和设计工作的第一步，用户从元器件库中选择需要的元器件放置在电路图中并连接起来,为分析和仿真做准备。
一、设置Multisim的通用环境变量为了适应不同的需求和用户习惯，用户可以用菜单Option/Preferences打开Preferences对话窗口，如下图所示。
通过该窗口的6个标签选项，用户可以就编辑界面颜色、电路尺寸、缩放比例、自动存储时间等内容作相应的设置。
二、取用元器件取用元器件的方法有两种：从工具栏取用或从菜单取用。
下面将以74LS00为例说明两种方法。
1．从工具栏取用：Design工具栏®Multisim Master工具栏®TTL工具栏®74LS按钮从TTL工具栏中选择74LS按钮打开这类器件的Component Browser窗口，如下图所示。
其中包含的字段有Database name（元器件数据库），Component Family（元器件类型列表），Component Name List（元器件名细表），Manufacture Names（生产厂家），Model Level-ID（模型层次）等内容。
2．从菜单取用：通过Place/ Place Component命令打开Component Browser 窗口。
3．选中相应的元器件器件在电路图中显示的图形符号，用户可以在上面的Component Browser中的Symbol选项框中预览到。
当器件放置到电路编辑窗口中后，用户就可以进行移动、复制、粘贴等编辑工作了。
三、将元器件连接成电路在将电路需要的元器件放置在电路编辑窗口后，用鼠标就可以方便地将器件连接起来。
方法是：用鼠标单击连线的起点并拖动鼠标至连线的终点。
在Multisim中连线的起点和终点不能悬空。
第四节虚拟仪器及其使用Multisim为用户提供了类型丰富的虚拟仪器，可以从Design工具栏®Instruments工具栏，或用菜单命令（Simulation/ instrument）选用这11种仪表。
在选用后，各种虚拟仪表都以面板的方式显示在电路中。
通过与电路相连，可以用虚拟示波器同时观测电路中两点的波形。
双击虚拟仪器就会出现仪器面板，面板为用户提供观测窗口和参数设定按钮。
双击图中的示波器，就会出现示波器的面板。
通过Simulation工具栏启动电路仿真，示波器面板的窗口中就会出现被观测点的波形。
3 时序逻辑电路的基本设计方法同步计数器在数字电路中，把记忆输入CP脉冲个数的操作叫做计数，能实现计数操作的电子电路称为计数器。
它的主要特点是：(1)这种计数器除了输入计数脉冲CP信号之外，很少有另外的输入信号，其输出通常也都是现态的函数，是一种Moore型的时序电路，而输入计数脉冲CP是触发器的时钟信号。
(2)从电路组成看，其主要组成单元是时钟触发器。
当输入计数脉冲到来时，要更新状态的触发器都是同时翻转并按递减计数的电路叫做同步减法计数电路。
三位二进制同步减法计数器图所示时三位二进制同步减法计数器的结构示意图。
CP时输入计数脉冲，每输入一个CP脉冲，计数器就减一个1，当不够减时就向高位借位，显然向高位借来的1应当8,8—1=7。
因此在状态图中，当状态为000时，输入一个CP脉冲，不够减，向高位借1当8，减去1后剩7，所以计数器的状态应该有000转换到111，且同时应向高位送出借位信号，图中的输出信号B就是要送给高位的借位信号。
图所示为设计任务的卡诺图。
CP B图（1）计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。
计数器按长度可分为：二进制，十进制和任意进制计数器。
计数器不仅有加法计数器，也有减法计数器。
如果一个计数器既能完成累加功能，也能完成递减功能，则称其为可逆计数器。
在同步计数器中，多个触发器共用同一个时钟信号。
时钟信号是计数脉冲信号的输入端。
（2）时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的次态方程；再根据给定初态，一次迭代得到特征转换表，分析特征转换表画出状态图。
（3）设计过程：设计流程如图所示。
图同步时序逻辑电路设计流程序列信号发生器序列信号是指在同步脉冲作用下循环地产生一串周期性的二进制信号，能产生这种逻辑信号的逻辑器件就成为序列信号发生器。
根据结构不同，它可以分为反馈移位型和计数型两种。
序列信号发生器可以很容易的在计数器的基础上设计出来。
24进制计数器获得N 进制计数器常用的方法有两种：一是用时钟触发器和门电路进行设计；二是用集成计数器构成。
由于集成计数器是厂家生产的定型产品，其函数关系已被固化在芯片中了，状态分配即编码是不可能更改的，而且多为纯自然态序编码，因此仅是利用清零端或置数控制端，让电路跳过某些状态而获得N 进制计数器。
集成计数器一般都设置有清零输入端和置位输出端，而且无论是清零还是置数都有同步和异步之分，有的集成时序逻辑状态状态转换图检查能否自启逻辑图最贱逻辑选定触发器类计数器采用同步方式---当CP触发沿到来时才能完成清零或置数任务，有的则采用异步方式---通过时钟触发异步输入端实现清零或置数，与CP无关。
N进制计数器一般需要用多个集成计数器级联而成。
所谓级联就是把多个计数器串联起来，从而获得所需要的大容量的N进制计数器。
例如，把一个N1进制计数器和一个N2进制计数器串联起来，便以构成进制N=N1xN2计数器，如图所示：图 N=N1xN2进制计数器示意框图在本设计中，采用同步置数来实现。